[发明专利]包括具有多倾角的沟槽壁的半导体器件

说明书

本发明提供了包括具有多倾角的沟槽壁的半导体器件。半导体器件包括限定沟槽的栅极间隔物，栅极间隔物包括顺序地位于基板上的第一部分和第二部分。第一部分的内表面具有相对于基板的锐角倾角，第二部分的内表面具有相对于基板的直角倾角或钝角倾角。栅极电极填充沟槽的至少一部分。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

近来，随着信息媒介的快速发展，半导体的功能显著进步。近来发展的半导体产品能够以低成本被制造以获得价格竞争力，并能够被高度地集成以实现高品质。具体地，为了实现半导体器件的高集成度，半导体器件已经逐渐地按比例缩小。

集成的半导体器件可以包括有源器件，诸如金属氧化物半导体(MOS)晶体管。根据半导体器件的集成，MOS晶体管的栅极的尺寸正在减小，并且栅极下面的沟道区正在变窄。

随着晶体管的栅极的宽度减小，在晶体管的栅极处形成的接触与晶体管的源极和漏极区之间的距离也会减小。

发明内容

本发明构思能够提供一种半导体器件，该半导体器件能够通过减少置换金属栅极电极的高度的变化而具有改善的操作性能。

本发明构思还能够提供一种用于制造半导体器件的方法，该半导体器件能够抑制层间绝缘膜在形成置换金属栅极电极的过程中损失。

本发明构思的这些及其它的目的将自以下对本发明构思的各个实施方式的描述而被描述或从该描述变得明显。

根据本发明构思的一些方面，提供一种半导体器件，该半导体器件包括：栅极间隔物，限定沟槽并包括顺序地位于基板上的第一部分和第二部分，第一部分的内表面具有相对于基板的锐角倾角(slope)，第二部分的内表面具有相对于基板的直角倾角或钝角的倾角；和栅极电极，在一些实施方式中填充沟槽的至少一部分。

在一些实施方式中，栅极间隔物的第一部分的内表面和栅极间隔物的第二部分的内表面具有连续的轮廓。

在一些实施方式中，栅极间隔物还包括位于栅极间隔物的第二部分上的远离第一部分的第三部分，栅极间隔物的第三部分连接到栅极间隔物的第二部分。

在一些实施方式中，栅极间隔物的第二部分的内表面和栅极间隔物的第三部分的内表面具有不连续的轮廓。

在一些实施方式中，在栅极间隔物的第二部分和栅极间隔物的第三部分之间的边界处，由栅极间隔物的第三部分限定的沟槽的宽度大于由栅极间隔物的第二部分限定的沟槽的宽度。

在一些实施方式中，栅极间隔物的第一部分具有比栅极间隔物的第二部分大的高度。

在一些实施方式中，栅极间隔物的内表面具有离开基板顺序地设置的第一点、第二点和第三点，沟槽在第一点处的宽度大于沟槽在第二点处的宽度，沟槽在第三点处的宽度大于沟槽在第二点处的宽度。

在一些实施方式中，从基板至栅极间隔物的顶表面的高度大于从基板至栅极电极的顶表面的高度。

在一些实施方式中，栅极电极填充沟槽的一部分，半导体器件还包括形成在栅极电极上以填充沟槽的剩余部分的覆盖图案。

半导体器件还可以包括邻近于栅极间隔物的自对准接触。

半导体器件还可以包括沿沟槽的侧表面和底表面在基板和栅极电极之间延伸的栅极绝缘膜，栅极电极包括在栅极绝缘膜上沿栅极绝缘膜延伸的下栅极电极和在下栅极电极上的上栅极电极。

在一些实施方式中，栅极电极是置换金属栅极电极。