[发明专利]基于陷阱产生机制的双漏区半导体器件其制造方法及应用

说明书

技术领域

本发明涉及一种半导体器件，具体地说，涉及一种基于陷阱产生机制的双漏区半导体器件其制造方法及应用。

背景技术

集成电路的发展，对低功耗器件的要求越来越高。传统半导体器件的工作原理基本上以扩散和漂移为主要的载流子传输机制，因此器件的工作电流较大，这也导致了较大的功耗。随着半导体器件的尺寸的越来越小，各种泄漏电流变得越来越大，因此目前在半导体器件低功耗方面的器件研究领域主要集中在降低器件的动态以及静态泄漏电流方面。

随着需要具有超低功耗的半导体器件的生物芯片以及具有特殊应用的芯片的未来的发展，目前的传统低功耗器件受制于载流子输运机制的限制，因此并不适合在这些领域的应用。超低功耗的器件的主要的实现途径之一即为使得半导体器件具有极低的工作电流。因此，如何使得半导体器件具有极低工作电流问题已经成为了本领域普通技术人员努力的方向。

发明内容

为了克服现有技术中存在的缺陷，本发明提供一种基于陷阱产生机制的双漏区半导体器件其制造方法及应用，用于实现对超低的输出电流进行控制，可实现极低的输出工作电流，并且对这种超低输出电流进行控制。本发明的基本原理为半导体中深能级陷阱的产生载流子的作用可引发一个极低电流的物理机制，通过栅电压和漏电压的变化来实现对器件超低电流的控制。本器件结构中采用双漏区的作用在于加强对器件电学悬浮掺杂区中载流子的抽取及注入效率，使得电学悬浮掺杂区来改变沟道的电子或空穴受到的横向电压差更加快速以及有效，从而使得器件更好的控制陷阱层中基于陷阱作用而产生的漏端极低输出电流。

本器件具有两种导电类型结构：P型衬底时漏端输出电流为电子电流，称为电子导电型；N型衬底时漏端输出电流为空穴导电电流，这种类型称为空穴导电型。其技术方案如下：

一种基于陷阱产生机制的双漏区半导体器件，衬底区1上中间设有电学悬浮掺杂区3，同时衬底区1上两侧均设有漏端掺杂区4，电学悬浮掺杂区3和漏端掺杂区4中间为导电沟道区域，栅绝缘介质层6覆盖在电学悬浮掺杂区3和陷阱层5之上，栅绝缘介质层6上两侧分别设有栅端金属电极层7，两个栅端金属电极层7之间设有绝缘隔离层10，漏端掺杂区4上设有漏端金属电极层8，漏端掺杂区4分别使用隔离氧化区2与旁边区域隔离，在漏端掺杂区4的隔离氧化区2另一侧设有衬底电极处，其上为衬底金属电极层9。

优选地，所述衬底区1为P型衬底。

优选地，所述衬底区1为N型衬底。

一种基于陷阱产生机制的双漏区半导体器件的制造方法，包括以下步骤：

第一步：选取较低掺杂的P型或N型硅衬底区1，在衬底表面生长一层氧化层，通过光刻确定电学悬浮区、漏区以及场氧隔离区位置，刻蚀掉这些区域上面的氧化层，通过离子注入法或扩散法形成隔离氧化区2、衬底对应的N型或P型电学悬浮掺杂区3以及漏端掺杂区4；

第二步：去除氧化层，重新在整个衬底表面生长一层氧化层；光刻，刻蚀掉两个沟道上面的氧化层；通过金或者其他硅中深能级杂质对沟道表面进行离子轰击表面处理，形成一层很薄的陷阱层5，控制表面处理时的金或者其他深能级杂质的浓度，可有效的改变陷阱层的特性；

第三步：去除氧化层，重新在整个衬底表面生长一层氧化层；通过光刻及刻蚀掉栅氧化层以外的氧化层，形成栅绝缘介质层6；

第四步：通过金属淀积工艺，分别形成栅端金属电极层7、漏端金属电极层8和衬底金属电极层9，在两个栅端金属电极层7中间生长绝缘隔离层10；通过金属连接线11分别连接两个栅电极、两个漏电极以及互连两个衬底电极。

一种基于陷阱产生机制的双漏区半导体器件的应用方法，包括以下步骤：

步骤1：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，当栅压重新变小使得沟道为耗尽状态时，陷阱层产生的载流子一般与衬底少子同类型由于沟道两侧受到的电压差近似没有，不能流向漏极，这时无输出电流，通过漏极电压和栅极电压脉冲之间的匹配设置，获得输出电流的出现和消失的切换；

步骤2：当栅电压大于阈值电压时，电学悬浮层掺杂区中电压通过反型层的传导变得与漏端电压相同，之后当栅压重新变小使得沟道为耗尽状态时，同时降低漏极电压，这时悬浮掺杂区的电压将大于新的漏端电压，陷阱层产生的载流子一般与衬底少子同类型将流向电学悬浮区，这时漏端出现负的输出电流脉冲。

本发明的有益效果：