[发明专利]基于陷阱产生机制的双漏区半导体器件其制造方法及应用

权利要求书

1.一种基于陷阱产生机制的双漏区半导体器件，其特征在于，衬底区(1) 上中间设有电学悬浮掺杂区(3)，同时衬底区(1) 上两侧均设有漏端掺杂区(4)，电学悬浮掺杂区(3)和漏端掺杂区(4) 中间为导电沟道区域，导电沟道区域表面设置有陷阱层(5)，栅绝缘介质层(6) 覆盖在电学悬浮掺杂区(3) 和陷阱层(5) 之上，栅绝缘介质层(6) 上两侧分别设有栅端金属电极层(7)，两个栅端金属电极层(7) 之间设有绝缘隔离层(10)，漏端掺杂区(4) 上设有漏端金属电极层(8)，漏端掺杂区(4) 分别使用隔离氧化区(2) 与旁边区域隔离，在漏端掺杂区(4) 的隔离氧化区(2) 另一侧设有衬底电极处，其上为衬底金属电极层(9)。

2.根据权利要求1 所述的基于陷阱产生机制的双漏区半导体器件，其特征在于，所述衬底区(1) 为P 型衬底。

3. 根据权利要求1 所述的基于陷阱产生机制的双漏区半导体器件，其特征在于，所述衬底区(1) 为N 型衬底。

4.一种如权利要求1所述基于陷阱产生机制的双漏区半导体器件的制造方法，其特征在于，包括以下步骤：

第一步：选取较低掺杂的P 型或N 型硅衬底区(1)，在衬底区(1)表面生长一层氧化层，通过光刻确定电学悬浮掺杂区(3)、漏端掺杂区(4)以及隔离氧化区(2)位置，刻蚀掉这些区域上面的氧化层，通过离子注入法或扩散法形成隔离氧化区(2)、N 型或P 型电学悬浮掺杂区(3) 以及漏端掺杂区(4) ；

第二步：去除氧化层，重新在整个衬底表面生长一层氧化层；光刻，刻蚀掉两个导电沟道区域上面的氧化层；通过金或者其他硅中深能级杂质对两个导电沟道区域表面进行离子轰击表面处理，形成一层很薄的陷阱层(5)，控制表面处理时的金或者其他深能级杂质的浓度；

第三步：去除氧化层，重新在整个衬底区(1)表面生长一层氧化层；通过光刻及刻蚀掉栅氧化层以外的氧化层，形成栅绝缘介质层(6) ；

第四步：通过金属淀积工艺，分别形成栅端金属电极层(7)、漏端金属电极层(8) 和衬底金属电极层(9)，在两个栅端金属电极层(7) 中间生长绝缘隔离层(10) ；通过金属连接线(11) 分别连接两个栅端金属电极层(7)、两个漏端金属电极层(8)以及互连两个衬底金属电极层(9)。

5.一种如权利要求1所述基于陷阱产生机制的双漏区半导体器件的应用方法，其特征在于，包括以下步骤：

步骤1 ：当栅端金属电极层(7)电压大于阈值电压时，电学悬浮层掺杂区(3)中电压通过反型层的传导变得与漏端金属电极层(8)电压相同，当栅端金属电极层(7)电压重新变小使得导电沟道区域为耗尽状态时，陷阱层(5)产生的载流子由于导电沟道区域两侧受到的电压差近似没有，不能流向漏端金属电极层(8)，这时无输出电流，通过漏端金属电极层(8)电压和栅端金属电极层(7)电压脉冲之间的匹配设置，获得输出电流的出现和消失的切换；

步骤2 ：当栅端金属电极层(7)电压大于阈值电压时，电学悬浮层掺杂区(3)中电压通过反型层的传导变得与漏端金属电极层(8)电压相同，之后当栅端金属电极层(7)电压重新变小使得导电沟道区域为耗尽状态时，同时降低漏端金属电极层(8)电压，这时电学悬浮掺杂区(3)的电压将大于新的漏端金属电极层(8)电压，陷阱层(5)产生的载流子将流向电学悬浮掺杂区(3)，这时漏端金属电极层(8)出现负的输出电流脉冲。