[发明专利]一种沟槽功率MOSFET器件及其制作方法和静电保护结构在审
申请号: | 201410763514.2 | 申请日: | 2014-12-11 |
公开(公告)号: | CN104465628A | 公开(公告)日: | 2015-03-25 |
发明(设计)人: | 丁磊;殷允超 | 申请(专利权)人: | 张家港凯思半导体有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L27/02;H01L27/04;H01L21/77 |
代理公司: | 张家港市高松专利事务所(普通合伙) 32209 | 代理人: | 陈晓岷 |
地址: | 215612 江苏省苏州市张*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 沟槽 功率 mosfet 器件 及其 制作方法 静电 保护 结构 | ||
1.一种沟槽功率MOSFET器件的静电保护结构,其特征在于:所述沟槽功率MOSFET器件的有源区外围的栅极引出端设置区域中,其中一部分区域设置了栅极引出端,另一部分区域设置了若干个静电保护引出端,该静电保护引出端包括至少一对PN结,PN结两端分别与沟槽功率MOSFET器件的源极和栅极连接。
2.如权利要求1所述的一种沟槽功率MOSFET器件的静电保护结构,其特征在于:静电保护引出端包括靠近有源区的第一区域和靠近终端区的第二区域,第一区域和第二区域之间为所述PN结,第一区域上设置有源极接触孔,第二区域上设置有栅极接触孔,沟槽功率MOSFET器件的源极金属板设置有伸入源极接触孔内与第一区域连接的源极引脚,沟槽功率MOSFET器件的栅极连接板设置有伸入栅极接触孔内与第二区域连接的栅极引脚。
3.如权利要求2所述的一种沟槽功率MOSFET器件的静电保护结构,其特征在于:静电保护引出端与栅极引出端相互间隔设置。
4.一种沟槽功率MOSFET器件,其特征在于:该沟槽功率MOSFET器件具有权利要求1或2或3中的静电保护结构。
5.如权利要求4所述的一种沟槽功率MOSFET器件,其特征在于:所述静电保护引出端与单胞沟槽内的栅极多晶硅之间不接触。
6.一种沟槽功率MOSFET器件的制作方法,包括以下步骤:
A、提供具有两个相对表面的第一导电类型半导体基板,该第一导电类型半导体基板包括重掺杂的第一导电类型衬底和轻掺杂的第一导电类型外延层;定义第一导电类型外延层上表面为第一表面;定义第一导电类型衬底下表面为第二表面;
B、从第一表面选择性光刻和刻蚀第一导电类型半导体基板,使其形成有源区的沟槽、终端区的沟槽、栅极引出槽和静电保护引出槽;
C、在第一表面上形成绝缘栅氧化层,有源区的沟槽、终端区的沟槽、栅极引出槽和静电保护引出槽的内壁覆盖有所述绝缘栅氧化层;
D、淀积并刻蚀多晶硅,使有源区的沟槽、终端区的沟槽、栅极引出槽和静电保护引出槽内填满多晶硅;
E、注入第二导电类型杂质并推阱,在有源区、终端区形成第二导电类型深阱区;在静电保护引出槽内的多晶硅上形成第二导电类型区域;
F、选择性注入第一导电类型杂质,在有源区、部分终端区形成第一导电类型注入区;在静电保护引出槽内的多晶硅上的第二导电类型区域形成第一导电类型区域,该第一导电类型区域从静电保护引出槽内的多晶硅的上表面延伸至绝缘栅氧化层,该第一导电类型区域和第二导电类型区域构成了PN结;
G、在经步骤F后的半成品上表面形成绝缘介质层;
H、光刻蚀出栅极引出端处的栅极引出孔、静电保护引出端两端的源极接触孔和栅极接触孔、以及有源区和终端区的接触孔;
I、淀积金属层并刻蚀形成源极金属层、栅极连接板和终端区金属层,源极金属层设置有伸入源极接触孔的引脚,栅极连接板设置有伸入栅极接触孔的引脚;
J、在第二表面上进行淀积漏极金属层作为所述半导体器件的漏极。
7.如权利要求6中所述一种沟槽功率MOSFET器件的制作方法,其特征在于:静电保护引出端和栅极引出端的数目相等且间隔设置。
8.如权利要求7中所述一种沟槽功率MOSFET器件的制作方法,其特征在于:所述栅极引出槽和单胞沟槽相联通;静电保护引出槽和单胞沟槽不联通。
9.如权利要求8中所述一种沟槽功率MOSFET器件的制作方法,其特征在于:所述沟槽功率MOSFET器件的上表面还淀积并光刻钝化层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于张家港凯思半导体有限公司,未经张家港凯思半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410763514.2/1.html,转载请声明来源钻瓜专利网。