[发明专利]线路基板

说明书

技术领域

本发明涉及一种线路基板，特别是涉及高布线密度和高凸块密度的线路基板。

背景技术

目前在半导体封装技术中，芯片载板(chip carrier)通常用来将半导体集成电路芯片(IC chip)连接至下一层级的电子元件，例如主机板或模块板等。线路基板(circuit board)是经常使用于高接点数的芯片载板。线路基板主要由多层图案化导电层(patterned conductive layer)及多层介电层(dielectric layer)交替叠合而成，而两图案化导电层之间可通过导电孔(conductive via)而彼此电连接。

然而，为因应多芯片整合封装及多输入/输出(I/O)端芯片等需求。线路基板的布线密度和凸块密度必须随之提高。

因此，在此技术领域中，需要一种改良式的线路基板和半导体封装结构。

发明内容

为解决上述问题，本发明的一实施例提供一种线路基板，用以接合一芯片。上述线路基板包括一核心板，具有彼此相对的一芯片侧表面和一焊锡凸块侧表面；一第一导通孔插塞，穿过上述核心板；一焊垫，设置于上述焊锡凸块侧表面上，且接触上述第一导通孔插塞；一第一增厚导体图案，设置于上述焊垫的远离于上述焊锡凸块侧表面的一表面上。

附图说明

图1A为本发明一实施例的一线路基板的俯视示意图；

图1B为本发明一实施例的一线路基板的剖面示意图；

图1C为本发明一实施例的一线路基板各别元件的尺寸关系示意图；

图2A为本发明另一实施例的一线路基板的俯视示意图；

图2B为本发明另一实施例的一线路基板的剖面示意图；

图2C、图2D为本发明另一实施例的一线路基板各别元件的尺寸关系示意图；

图3A为本发明另一实施例的一线路基板的俯视示意图；

图3B为本发明另一实施例的一线路基板的剖面示意图；

图3C为本发明另一实施例的一线路基板各别元件的尺寸关系示意图；

图4A为本发明另一实施例的一线路基板的俯视示意图；

图4B为本发明另一实施例的一线路基板的剖面示意图；

图5A～图5F为本发明一些实施例的设置于线路基板的焊垫上的增厚导体图案的俯视示意图；

图5G～图5M为本发明一些实施例的设置于线路基板的焊垫上的增厚导体图案的立体示意图。

符号说明

500a～500d～线路基板；

201～芯片侧表面；

202、211～导电平面层；

202a、202b、202c、202d～区段；

202e～导电平面图案；

203～焊锡凸块侧表面；

204、204a、204b～导通孔插塞；

206、208、210～导线图案；

208a、210a、236a、236b、238a～238m～增厚导体图案；

209a、304～顶面；

209b～侧面；

212、212a、212b～焊垫；

213、213a、213b～表面；

214、215～防焊层；

216、218、220、222、224、226、228、230、232、234～穿孔；

235～表面；

238g1、238h1、238i1、238j1、238k1、238l1、238m1～中心柱状物；

238g2、238h2、238i2、238j2、238k2、238l2、238m2～周边柱状物；

238h2-1、238i2-1、238j2-1、238k2-1、238l2-1～角部；

240、240a、240b、312、314、316、322、324～焊锡凸块；

600a～600d～半导体封装；

300a、300b～芯片；

302～基板；

306、308、310、318、320～导电柱；

320～第一方向；

322～第二方向；

C1～第一中心；

C2～第二中心；

B、C、E、U、W～宽度；

D1～直径；

H1、H1’、V1、V2～延伸线；

L1、L2～长度；