[发明专利]高压隔离环结构

说明书

技术领域

本发明涉及集成电路制造领域，特别是指一种高压自保护的高压隔离环结构。

背景技术

在高压集成电路设计中，一种需要高端电压电路(high side)和低端电压电路(low side)同时兼容在同一芯片电路上的半桥驱动电路应用中，如图1所示，是一种高压集成电路HVIC的电路示意简图，电路中具有高端电压部分High-side gate driver和低端电压部分Low-side gate driver。针对高端电压电路部分，具有一定的对地电压浮动需求(Floating Voltage)，特别是针对220V半桥驱动应用中，电压浮动要求高于600V。该类型电路主要通过逻辑驱动电路对高压MOS端(图中M1和M2)的栅极控制来实现电位平移功能(level shift)。

高端电压隔离环(High side ring)实现整个High-side电路对地600V以上的耐压需求。参考图示2，此类高压隔离环结构主要具有以下特征：

1.高压隔离环结构由三种耐压结构组成：高耐压场效应管1作为电压平移level shift(LS MOS)，高耐压隔离环(HVIR)3及两者之间的高压过渡区域2，连接形成闭环结构，闭环内部为高端电压区域5，闭环外侧为低端电压区域4。

2.高耐压场效应管1由IC内部电路逻辑控制信号来控制开启和关断，以实现低端到高端的电压平移作用。

3.高耐压隔离环环绕整个高端电压电路部分，实现对低端的耐压。

4.高耐压场效应管1和高耐压隔离环(HVIR)3两者之间的过渡区域2，实现由高耐压场效应管到高耐压隔离环结构的耐压过渡。

图3是图2所示的现有的高端电压区域耐压环的AA处剖面图，图中高端耐压场效应晶体管的源极108及栅极107位于低端电压区域4，漏极106位于高端电压区域5，漏极106及漏极106与栅极107之间的耐压漂移区是与高耐压隔离环3共用。图4所示的是现有的高端电压区域耐压环的BB处剖面图，其与图3的区别在于，其栅极107、源极108是与地电位109一起短接。

上述的高端电压隔离环结构需要设置结构复杂的过渡区域2，且作为电压平移的高耐压场效应管1不具有高压自我保护的功能。

发明内容

本发明所要解决的技术问题在于提供一种高压隔离环结构，其结构简单且具有自保护功能。

为解决上述问题，本发明所述的高压隔离环结构，包含用于电平位移的高耐压场效应晶体管及高压隔离环，所述的高压隔离环为闭环结构，且形成有弯曲的弧度区；位于闭环内的为高端电压区域，位于闭环外的为低端电压区域；其特征在于：所述的高压隔离环为无高压过渡区的单一的闭环结构；

所述的高压场效应晶体管位于闭环结构的隔离环的弧度区，与高压隔离环共用漏区。

进一步地，所述的高压场效应晶体管具有自保护功能，其多晶硅栅极不覆盖耐压漂移区上方的局部场氧化区；在栅极与场氧化区之间的外延层中具有P阱，P阱中有重掺杂P型区和重掺杂N型区，P阱与局部场氧化区之间的硅面上具有栅氧化层及覆盖在栅氧化层之上的多晶硅栅极，所述多晶硅栅极覆盖部分局部场氧化区，所述的重掺杂P型区、重掺杂N型区及多晶硅栅极引出后短接到地电位。

进一步地，所述的高压场效应晶体管的源极及栅极放置于低端电压区域，位于高压隔离环的源极之外，与高压隔离环共用漏极及耐压漂移区。

进一步地，高压场效应晶体管的源极的P阱、P阱底部的N型外延以及P型衬底形成寄生JFET结构，使高压场效应晶体管的漏极电位具有自夹断功能。

进一步地，所述的高压隔离环采用高耐压MOS常关断状态结构，仅作为电路耐压。

进一步地，所述的高压隔离环的栅极和源极连接，并与地端直接短接，使MOS一直处于关断状态。

进一步地，所述的高压场效应晶体管和高压隔离环的耐压均由同一耐压漂移区来实现。

本发明所述的高压隔离环结构，由于高压场效应晶体管和高压隔离环的耐压均由同一种结构高耐压管的漂移区来实现浮动电压需求，从而无需额外设计复杂的现有技术中的耐压过渡区，使用单一的环形耐压结构，同时引入具有自保护功能的高压场效应晶体管，解决了由于逻辑信号时序导致的隔离环漏电问题。

附图说明

图1是某一高压集成电路结构的示意简图。

图2是现有的高压隔离环结构示意图。

图3是图2所示的AA处剖面图。

图4是图2所示的BB处剖面图。

图5是本发明的高压隔离环结构示意图。