[发明专利]一种双列交错复制位线电路

权利要求书

1.一种双列交错复制位线电路，其特征在于，由时序复制模块和存储阵列模块构成；所述的时序复制模块包括：第一复制位线RBL、第二复制位线RBLB、第三PMOS管P3、第四PMOS管P4、第一反相器I1、第二反相器I2、第一组2N个放电单元RC、第二组2N个放电单元RC以及多个冗余单元DC；

时钟信号线CK与第三PMOS管P3的栅极和第四PMOS管P4的栅极电连接；第三PMOS管P3的源极和第四PMOS管P4的源极均与电源电压VDD电连接；第三PMOS管P3的漏极与第一复制位线RBL电连接；第四PMOS管P4的漏极与第二复制位线RBLB电连接；

冗余单元DC的第一位线信号端BL均与第一复制位线RBL电连接，冗余单元DC的第二位线信号端BLB均与第二复制位线RBLB电连接，而冗余单元DC的第一字线控制信号端WLL和第二字线控制信号端WLR均接地；

第一组2N个放电单元RC的第一位线信号端BL均与第一复制位线RBL电连接，第一组2N个放电单元RC的第二位线信号端BLB均与第二复制位线RBLB电连接，而第一组2N个放电单元RC的第一字线控制信号端WLL均与时钟信号线CK电连接，第一组2N个放电单元RC的第二字线控制信号端WLR均接地；

第二组2N个放电单元RC的第一位线信号端BL均与第二复制位线RBLB电连接，第二组2N个放电单元RC的第二位线信号端BLB均与第一复制位线RBL电连接，而第二组2N个放电单元RC的第一字线控制信号端WLL通过第一反相器I1与第一复制位线RBL电连接，第二组2N个放电单元RC的第二字线控制信号端WLR均接地；

第四PMOS管P4的漏极通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。

2.根据权利要求1所述的双列交错复制位线电路，其特征在于，所述的放电单元RC包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4；

第一PMOS管P1与第一NMOS管N1构成一个反相器；第一PMOS管P1的栅极与第一NMOS管N1的栅极连接在一起后接到电源电压VDD和第四NMOS管N4的源极上；第一PMOS管P1的漏极与第一NMOS管N1的漏极连接在一起后接到第三NMOS管N3的源极；

第二PMOS管P2与第二NMOS管N2构成一个反相器；第二PMOS管P2的栅极与第二NMOS管N2的栅极连接在一起后接到第三NMOS管N3的源极；第二PMOS管P2的漏极与第二NMOS管N2的漏极连接在一起后接到第四NMOS管N4的源极；

第三NMOS管N3的栅极为放电单元RC的第一字线控制信号端WLL，第四NMOS管N4的栅极为放电单元RC的第二字线控制信号端WLR，第三NMOS管N3的漏极为放电单元RC的第一位线信号端BL，第四NMOS管N4的漏极为放电单元RC的第二位线信号端BLB。