[发明专利]芯片网络系统以及其形成方法

说明书

一种芯片网络系统及其形成方法。芯片网络系统包括多个第一核心元件、多个第二核心元件、第一核心接口处理器、仲裁器以及存储器。第一核心接口处理器依据这些第一核心元件所分别具备的延时信息来整合这些第一核心元件的各个传输数据以形成第一核心接口数据。第一核心接口数据包括多个数据封包，且每个数据封包至少包括延时权值。仲裁器这些依据这些第一核心元件的延时状态与每个数据封包中的延时权值来决定第一核心接口数据中各个封包以及这些第二核心元件的第二传输数据对存储器的存取顺序。

技术领域

本发明是有关于一种集成电路的布线技术，且特别是有关于一种芯片网络系统以及芯片网络的形成方法。

背景技术

基于制程的进步，使得集成电路能够整合更多硅智财(IP)元件而使其布线面积逐渐增加，导致各个硅智财元件之间在信号传递上将可能产生信号壅塞的问题。因此，如何对这些硅智财元件的信号传递进行安排，便是一大难题。目前各个芯片厂商都在思考如何有效地透过结构上的安排或是额外增添功能元件来解决上述问题，此种作法称为芯片网络(Network on a Chip；NOC)或是硅智财核心互连技术(IP core interconnecttechnology)。

芯片网络(NOC)通常采用服务品质(Quality of Service，QoS)技术来对每个硅智财(Intellectual Property，IP)元件设定优先权数值，并且依照这些优先权数值来决定硅智财元件的信号传输顺序，以可解决在集成电路(或称为芯片)中的时脉安排及信号壅塞(congestion)问题。然而，目前的芯片网络结构无法满足大部分系统芯片的要求，且难以适应系统芯片中硅智财元件数量的增加。因此，如何在互连服务品质(interconnect QOS)的要求下能够简易地将芯片网络技术应用于大部分的系统芯片上，并可避免系统芯片中的信号壅塞问题，使得系统芯片能产生原有的效能，便是目前需要挑战的目标。

发明内容

本发明提供一种芯片网络系统以及芯片网络的形成方法，藉由每个特殊的核心元件连接结构来提升芯片网络系统中的互连服务品质，进而增进芯片网络的整体效能。

本发明的一实施例提出一种芯片网络系统，其包括多个第一核心元件及多个第二核心元件、第一核心接口处理器、仲裁器以及存储器。这些第一核心元件分别具备延时信息以及延时状态。第一核心接口处理器耦接这些第一核心元件，并依据这些第一核心元件所分别具备的延时信息来整合这些第一核心元件的各个传输数据以形成第一核心接口数据，其中第一核心接口数据包括多个数据封包，且每个数据封包至少包括延时权值。仲裁器耦接第一核心接口处理器以及这些第二核心元件。存储器耦接仲裁器。所述仲裁器依据这些第一核心元件的延时状态以及每个数据封包中的延时权值来决定第一核心接口数据中各个封包以及这些第二核心元件的第二传输数据对存储器的存取顺序。

在本发明的一实施例中，所述第一核心接口处理器包括多个网络接口单元以及第一仲裁切换器。多个网络接口单元分别耦接至对应的第一核心元件，且分别将对应的第一核心元件的传输数据转换成多个数据封包，其中这些数据封包包括对应的第一核心元件的传输数据片段以及对应的第一核心元件的延时信息。第一仲裁切换器耦接这些网络接口单元以接收这些数据封包，并且依据每个数据封包中的这些第一核心元件的延时信息来作为传输优先顺序，以将这些数据封包整合为第一核心接口数据。

在本发明的一实施例中，所述第一仲裁切换器还依据这些数据封包中的指令种类及超出标准参数的其中之一或其组合来判断这些数据封包在第一核心接口数据中传输优先顺序。

在本发明的一实施例中，所述第一仲裁切换器计算各个数据封包经由第一仲裁切换器的处理所延迟的延迟时间，将各个数据封包中的延时信息减去延迟时间以成为延时权值，并将延时权值设置于各个数据封包中的标头处。

在本发明的一实施例中，第一仲裁切换器依据优先权值规则来排序具有相同延时权值的数据封包的传输优先顺序。