[发明专利]芯片网络系统以及其形成方法

权利要求书

1.一种芯片网络系统，包括：

多个第一核心元件及多个第二核心元件，其中该些第一核心元件分别具备延时信息以及延时状态；

第一核心接口处理器，耦接该些第一核心元件，并依据该些第一核心元件所分别具备的该延时信息来整合该些第一核心元件的各个传输数据以形成第一核心接口数据，其中该第一核心接口数据包括多个数据封包，且每个数据封包至少包括一延时权值；

仲裁器，耦接该第一核心接口处理器以及该些第二核心元件；以及

存储器，耦接该仲裁器，

其中该仲裁器依据该些第一核心元件的该延时状态以及每个数据封包中的该延时权值来决定该第一核心接口数据中各个封包以及该些第二核心元件的第二传输数据对该存储器的存取顺序。

2.如权利要求1所述的芯片网络系统，其特征在于，所述第一核心接口处理器包括：

多个网络接口单元，分别耦接至对应的该第一核心元件，且分别将对应的该第一核心元件的传输数据转换成多个数据封包，其中该些数据封包包括对应的该第一核心元件的传输数据片段以及对应的该第一核心元件的该延时信息；以及

第一仲裁切换器，耦接该些网络接口单元以接收该些数据封包，依据每个数据封包中的该些第一核心元件的该延时信息及该延时状态来作为传输优先顺序，以将该些数据封包整合为该第一核心接口数据。

3.如权利要求2所述的芯片网络系统，其特征在于，所述第一仲裁切换器还依据该些数据封包中的指令种类及超出标准参数的其中之一或其组合来判断该些数据封包在该第一核心接口数据中的传输优先顺序。

4.如权利要求2所述的芯片网络系统，其特征在于，所述第一仲裁切换器计算各个数据封包经由该第一仲裁切换器的处理所延迟的一延迟时间，将各个数据封包中的一延时信息减去该延迟时间以成为一延时权值，并将该延时权值设置于各个数据封包中的标头处。

5.如权利要求4所述的芯片网络系统，其特征在于，该第一仲裁切换器依据一优先权值规则来排序具有相同该延时权值的该些数据封包的传输优先顺序。

6.如权利要求4所述的芯片网络系统，其特征在于，该第一仲裁切换器经由一轮询方式来排序具有相同该延时权值的该些数据封包的传输优先顺序。

7.如权利要求2所述的芯片网络系统，其特征在于，所述网络接口单元分别从对应的该第一核心元件接收以并列处理的传输数据，将其转换为串列处理的该传输数据以形成该些数据封包，并且，

所述第一仲裁切换器更包括：

接口整合单元，耦接该第一仲裁切换器以及该仲裁器，用以将串列处理的该第一核心接口数据转换为并列处理的该第一核心接口数据，并将该第一核心接口数据传输至该仲裁器。

8.如权利要求2所述的芯片网络系统，其特征在于，当所述网络接口单元所对应的该第一核心元件所传递的该传输数据尚未处理的时间即将超过该延时信息所表示的延时时间的情况下，所述网络接口单元发出一延迟通知信号至该第一仲裁切换器，该第一仲裁切换器接收该延迟通知信号以将该传输数据对应的该些数据封包传递至该仲裁器，并将该些数据封包的传输优先顺序调整为最高优先权值。

9.如权利要求1所述的芯片网络系统，其特征在于，所述各个第一核心元件是视频处理引擎、显示处理引擎、绘图处理引擎及直接存储器访问模组中的其中之一或其组合，所述各个第二核心元件是数字信号处理器及地址映射单元中的其中之一或其组合。

10.如权利要求1所述的芯片网络系统，其特征在于，所述存储器是动态随机存取存储器及静态随机存取存储器其中之一。

11.如权利要求1所述的芯片网络系统，其特征在于，所述芯片网络系统更包括：

中央处理单元，耦接至该些第二核心元件中的地址映射单元；以及

低速数据存储元件，耦接该地址映射单元，

其中该中央处理单元透过该地址映射单元以对该存储器或该低速数据存储元件进行数据存取。