[发明专利]光掩模坯料

说明书

本发明提供了光掩模坯料，具体地提供了包含透明衬底和在透明衬底上沉积的含铬膜的光掩模坯料。该含铬膜包含至少一个CrC化合物层，其包含最高至50原子％Cr、至少25原子％O和/或N之和、和至少5原子％C。由该坯料制备具有在衬底上形成的光掩模图案的光掩模，该光掩模用于使用具有最高至250nm波长的曝光光形成具有最高至0.1μm线宽的抗蚀剂图案的光刻法。

技术领域

本发明涉及用于形成光掩模的光掩模坯料。

背景技术

对于目标例如较高的运行速度和功耗的节省，对大规模集成电路的较高集成的挑战在继续。为了满足对于构造电路的布线图案的缩小和用于构造槽的层间连接的接触孔图案的缩小日益增加的需求，先进的半导体微加工技术变得重要。

先进的微加工技术依赖于使用光掩模的光刻法，其中作出各种改进例如浸没式曝光和改变的光照。如同曝光工具和抗蚀剂材料，光掩模是微型化技术的一个重要方面。为了获得如上所述能够提供精细尺寸的布线图案或精细尺寸的接触孔图案的光掩模，努力开发在光掩模上形成更精细和精确的图案的方法。

为了在光掩模衬底上形成较高精度的光掩模图案，首要的是在光掩模坯料上形成高精度的抗蚀剂图案。由于用于微加工半导体衬底的光刻法采用缩小投影(reductionprojection)，在光掩模上形成的图案的尺寸为在半导体衬底上形成的图案的尺寸的约4倍，这并不意味着在光掩模上形成的图案精度因此放松。在曝光后以比在半导体衬底上形成的图案的精度更高的精度形成光掩模图案是相当有必要的。

目前，通过光刻法写在半导体衬底上的电路图案的尺寸远小于曝光光的波长。如果使用具有的图案为电路图案的仅4倍放大的光掩模进行缩小曝光，那么由于例如曝光光干涉的影响，没有准确地将光掩模图案传递到抗蚀剂膜。

超分辨率掩模解决了包括OPC掩模的问题，其中将所谓的光学邻近校正(OPC)(即用于校正该降低传递性质的光学邻近效应的技术)应用到光掩模和相移掩模，其引起相邻图案特征之间180°的相移。例如，在一些OPC掩模中，形成了具有的尺寸小于电路图案的一半的OPC图案(锤头、辅助条(assist bar)等)。相移掩模包括半色调、Levenson和无铬类型。

通常，光掩模图案通过以下方法形成：由在透明衬底上具有光屏蔽膜的光掩模坯料开始，在该光掩模坯料上形成光刻胶膜，将该光刻胶膜暴露于光或电子束以写入图案，以及使该光刻胶膜显影以形成光刻胶图案。然后，采用制作了光刻胶图案的掩模，刻蚀光屏蔽膜以形成光掩模的图案。为了获得精细的光掩模图案，出于如下原因减少光刻胶膜的厚度(即较薄的抗蚀剂膜)是有效的。

如果仅抗蚀剂图案缩小而不减少抗蚀剂膜的厚度，充当用于光屏蔽膜的刻蚀掩模的抗蚀剂图案具有较高的纵横比(抗蚀剂膜厚度与图案宽度的比例)。通常，随着抗蚀剂图案的纵横比变得更高，图案轮廓更可能劣化。因而经由作为刻蚀掩模的抗蚀剂图案将图案传递到光屏蔽膜的精度降低。在极端的情况下，抗蚀剂图案部分塌陷或剥离，导致图案丢失(dropout)。与光掩模图案的缩小联合，有必要使在光屏蔽膜的图案化期间用作刻蚀掩模的抗蚀剂膜变薄以防止纵横比变得太高。通常推荐最高至3的纵横比。为了形成具有70nm的图案宽度的抗蚀剂图案，例如最高至210nm的抗蚀剂膜厚度是优选的。

引文列表

专利文件1：JP-A 2003-195479

专利文件2：JP-A 2003-195483

专利文件3：JP-U 3093632

专利文件4：JP-A 2012-108533

发明内容