[发明专利]用于在衬底上固定微芯片的方法

说明书

技术领域

本发明从一种用于在衬底上借助第一粘合剂固定微芯片的方法出发。

背景技术

在现有技术中构造压力敏感的芯片，其方式是，首先将粘合剂以限定的图样(点、X或者线)分散(dispensen)到相应的衬底上。随后，芯片通过标准贴片焊接机(Standard Die-Attach Machine)由锯带拾取、必要时调节以及限定地按压在先前分散的粘合剂中。随后的温度处理或者紫外处理使粘合剂硬化并且能够实现进一步处理。或者压力/时间控制地或者体积控制地实现粘合剂的分散。或者高度控制地和/或力控制地实施芯片在粘合剂中的放置。由所描述的选择已知并且使用多种可能的组合。根据所选择的方法得到具有所属的工艺偏差(Prozess-Streuung)的限定的最终粘合剂厚度(英语：Bond Line Thickness(BLT)：粘合剂层厚度)。然而，在大量生产中总是发生与理想调节的过程的偏差，所述偏差可能引起过小的BLT。因此，压力敏感的半导体芯片可能在其功能性上受到不利影响并且导致失效部分。

发明内容

本发明的任务是，在任何情况下也在大量制造中保证最小BLT并且因此保证相应部件的不受限制的功能性。

发明优点

本发明从一种用于在衬底上借助第一粘合剂固定微芯片的方法出发。本发明的核心在于，在将微芯片按压到衬底面上之前，将第二粘合剂施加到第一粘合剂上和/或衬底的衬底面上。有利地，通过施加第二粘合剂保证最小粘合剂层厚度。由此有利地尤其可以将压力敏感的微芯片——例如微机械构件(MEMS)以足够的压力去耦合固定在衬底上。

本发明的一种有利构型提出，在施加第一粘合剂之后并且在施加第二粘合剂之前硬化第一粘合剂。由此，有利地限定最小粘合剂层厚度或者微芯片与衬底的最小间距，在将微芯片以相对较大的力按压到衬底上时也不低于所述最小间距。

本发明的一种有利构型提出，第一粘合剂与第二粘合剂相同。因此有利地在制造过程中仅须处理一种粘合剂。

本发明的一种有利构型提出，第一粘合剂与第二粘合剂不同。有利地可以通过将粘合任务分成两个部分——即保证最小粘合剂层厚度和制造与弹性的粘合连接同样牢固的粘合连接来选择分别最合适的粘合剂。有利地例如可以选择快速硬化的第一粘合剂，以便尽可能小地保持用于实施根据本发明的方法的总时间。

本发明的一种有利构型提出，未经结构化地施加第一粘合剂和/或第二粘合剂。在将粘合剂施加在衬底层上时或者在位置正确地放置微芯片时，未经结构化地施加粘合剂不需要特别的耗费。

本发明的另一种有利构型提出，经结构化地施加第一粘合剂和/或第二粘合剂，尤其以一个或多个粘合剂带(Kleberraupe)或者一个或多个粘合点的形式。因此，有利地可以有针对性地在期望的位置上施加相应的粘合剂。有利地，尤其可以在施加粘合点时通过所有粘合点实现可均匀控制的粘合剂厚度。

本发明的一种有利构型提出，以第一粘合剂厚度施加第一粘合剂并且以第二粘合剂厚度施加第二粘合剂，其中第一粘合剂厚度与第二粘合剂厚度相同。

本发明的一种有利构型提出，以第一粘合剂厚度施加第一粘合剂并且以第二粘合剂厚度施加第二粘合剂，其中第一粘合剂厚度与第二粘合剂厚度不同；特别地，第一粘合剂厚度小于第二粘合剂厚度。因此有利地在按压时可以将微芯片按压到具有更大的粘合剂厚度的粘合剂床中，直至微芯片与具有更小的粘合剂厚度的粘合剂的接触保证最小粘合剂层厚度。特别有利地，在此第一粘合剂厚度小于第二粘合剂厚度，并且第一粘合剂已经硬化。

本发明的一种有利构型提出，在衬底面上以平行于衬底面的第一延展施加第一粘合剂，其中所述第一延展大于微芯片的第二延展。因此有利地减小用于准确放置微芯片的耗费，因为即使在第一延展内偏差时也可以将微芯片放置在第一粘合剂上并且微芯片在其整个第二延展中具有与第一粘合剂的接触。由此，防止微芯片相对于衬底的倾斜并且防止低于最小粘合剂厚度。

在本发明的一种有利构型中如此解决所述任务，使得通过分散和硬化第一粘合剂的具有限定的厚度和长度的两个粘合剂带来保证最小BLT。随后，通过借助第二粘合剂的另一分散步骤根据SdT来调节具有其所属的工艺偏差的最终的期望BLT。有利地，通过简单的附加措施施加附加的第一粘合剂，尽可能排除所述压力敏感的部件中的现场故障()的风险。

附图说明

附图示出：

图1A-D：用于在衬底上固定微芯片的根据本发明的方法。

具体实施方式