[发明专利]带电路的悬挂基板的制造方法

说明书

本发明提供一种带电路的悬挂基板的制造方法，该制造方法包括以下工序：(7)通过蚀刻将与第1端子相对应的第1非电解镀层和/或与第2端子相对应的第2非电解镀层去除的工序；(8)将金属支承基板的、与填充到第1开口部内的第1导体层的下表面相接触的部分去除的工序；以及(9)通过自金属支承基板供电的电解镀来将电解镀层设于第1端子的去除了第1非电解镀层的表面和/或第2端子的去除了第2非电解镀层的表面、以及自第1开口部内暴露的第1导体层的下表面的工序。

技术领域

本发明涉及一种带电路的悬挂基板的制造方法、详细而言涉及一种用于硬盘驱动器的带电路的悬挂基板的制造方法。

背景技术

为了提高导体层的设计的自由度，公知有一种在金属支承基板之上依次层叠第1基底绝缘层、第1导体层、第2基底绝缘层以及第2导体层而成的带电路的悬挂基板。在这样的带电路的悬挂基板中，例如，将包含在第1导体层内的元件侧端子与压电元件电连接并将包含在第2导体层内的磁头侧端子与磁头电连接，之后，将该带电路的悬挂基板用于硬盘驱动器。

作为这样的带电路的悬挂基板的制造方法，提出一种具有以下的工序的带电路的悬挂基板的制造方法(例如，参照日本特开2013－62012号公报)。

(1)将具有第1开口部的第1基底绝缘层形成在金属支承基板之上的工序，

(2)将包含第1端子和第1配线的第1导体层以填充到第1开口部内的方式形成在第1基底绝缘层之上的工序，

(3)以使第2基底绝缘层具有将第1配线的一部分暴露的第2开口部且对第1配线的剩余部分进行覆盖的方式将第2基底绝缘层形成在第1基底绝缘层之上的工序，

(4)将包含第2端子和第2配线的第2导体层以填充到第2开口部内的方式形成在第2基底绝缘层之上的工序。

然而，为了保护第1配线和/或第2配线，例如，研究如下方法：在形成第1导体层和/或第2导体层之后，通过非电解镀在第1导体层和/或第2导体层的表面上形成由例如镍等构成的非电解镀层。

然而，为了可靠地实施非电解镀，需要长时间地确保镀的时间，在该情况下，有时在金属支承基板的表面上也形成有镀层(镀颗粒)。在该情况下，需要通过蚀刻等去除镀颗粒。在该情况下，需要将所述蚀刻时间设定得较长，这样一来，存在将第1端子和/或第2端子过蚀刻这样的不良情况。因此，存在使第1端子和/或第2端子的连接可靠性降低这样的不良情况。

另一方面，还要求通过利用电解镀而由金等构成的电解镀层来保护第1端子和/或第2端子的表面，为此，需要额外形成与第1导体层和/或第2导体层相连续的镀引线，从而有时会花费劳力和时间。

发明内容

本发明的目的的于，提供一种能够实施稳定的非电解镀而利用非电解镀层来保护第1导体层和/或第2导体层、并能够简单地实施电解镀而利用电解镀层来保护第1端子和/或第2端子、并且还能够提高第1导体层和第2导体层的设计的自由度的带电路的悬挂基板的制造方法。