[发明专利]半导体器件和驱动半导体器件的方法有效
申请号: | 201410725597.6 | 申请日: | 2014-12-03 |
公开(公告)号: | CN104700898B | 公开(公告)日: | 2019-11-29 |
发明(设计)人: | 金渊郁 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C17/16 | 分类号: | G11C17/16;G11C17/18 |
代理公司: | 11363 北京弘权知识产权代理事务所(普通合伙) | 代理人: | 俞波;许伟群<国际申请>=<国际公布>= |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 驱动 方法 | ||
一种半导体器件包括:至少一个第一行选择线;与所述第一行选择线交叉的至少一个列选择线;以及第一熔丝电路,其包括第一熔丝阵列,且适于在加电模式下通过将外部电压用作源电压来输出在所述第一熔丝阵列中编程的第一熔丝信号,其中,所述第一熔丝阵列包括与所述第一行选择线和所述列选择线耦接的至少一个第一熔丝单元。
相关申请的交叉引用
本申请要求2013年12月10日提交的申请号为10-2013-0153173的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体设计技术,且更具体地涉及具有熔丝电路的半导体器件,以及驱动具有熔丝电路的半导体器件的方法。
背景技术
通常,半导体器件包括储存用于设置操作环境的各条信息的熔丝电路。例如,在熔丝电路中储存对应于缺陷的冗余信息、针对内部电压的修调信息和模式寄存器设置(MRS)信息等。
熔丝电路可以被分类为:物理熔丝电路,其中连接通过激光辐射来控制;以及电熔丝电路,其中,连接通过电信号来控制。
因为电熔丝电路与物理熔丝电路不同,电熔丝电路的连接在封装级上是可控的,所以最近电熔丝电路已被广泛使用。
图1是图示传统半导体器件100的框图。
参见图1,传统半导体器件100包括第一熔丝电路110、内部电压发生电路120和第二熔丝电路130。第一熔丝电路110在加电模式下通过使用外部电压VEXT输出用于修调内部电压的内部电压设置信号SRE_FUSE<0:n>。内部电压发生电路120响应于内部电压设置信号SRE_FUSE<0:n>来产生内部电压VIN。第二熔丝电路130在启动模式下通过使用内部电压VIN来输出修复信号ARE_FUSE<0:m>。
加电模式是在传统半导体器件100的初始操作期间供应外部电压VEXT的加电部分,以及在加电部分中外部电压VEXT从接地电压VSS电平升高至预定目标电平。在加电部分中加电信号PWRUP与外部电压VEXT相对应地升高,然后当外部电压VEXT升高至预定目标电平之上时,保持接地电压VSS电平。
启动模式是把编程在第二熔丝电路130中的多个熔丝信号顺序读出且当设立了内部电压VIN时正常执行启动操作的部分。可以通过从外部输入的复位信号RESETB来进入启动模式。尽管在附图中未图示,但是可以通过在加电模式完成之后的预定时间使能的内部信号来进入启动模式。
图2是在图1中所示的第一熔丝电路110的详细框图。
参见图2,第一熔丝电路110包括多个单e-fuse(电熔丝)电路SRE0至SREn和第一感测放大单元SRE_S/A。单e-fuse电路SRE0至SREn通过破裂命令Rupture_CMD来编程,并且产生与单e-fuse电路SRE0至SREn是否被编程相对应的相应第一熔丝信号SRE<0>至SRE<n>。第一感测放大单元SRE_S/A响应于加电信号PWRUP和第一熔丝信号SRE<0>至SRE<n>来产生内部电压设置信号SRE_FUSE<0:n>。
单e-fuse电路SRE0至SREn中的每个包括:输入单元INT,用于接收破裂命令Rupture_CMD;驱动单元P,用于响应于经由输入单元INT输入的破裂命令来将外部电压VEXT供应至感测放大节点ND;以及e-fuse,其耦接在感测放大节点ND和低压端VBBF之间。
尽管未在附图中图示,但是第一感测放大单元SRE_S/A也包括用于响应于加电信号PWRUP来锁存熔丝信号SRE<0>至SRE<n>的多个锁存单元。
图3是在图1中所示的第二熔丝电路130的详细框图。图4A和图4B是描述包括在图3中所示的熔丝阵列中的熔丝单元的操作的详细图示。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410725597.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:SRAM中的存储单元的检测方法
- 下一篇:NOR型存储器电路及操作方法