[发明专利]FinFET工艺器件保护环

说明书

一种FinFET工艺器件保护环，包括：有源区；多个鳍片结构，形成在有源区之上且沿第一方向延伸分布；多个接触孔，分布在多个鳍片结构之间，接触有源区；布线层，分布在有源区之上，与多个接触孔电连接。依照本发明的FinFET器件保护环，在器件外围区域保护环中仅在鳍片延伸方向添加交替设置的鳍片和接触孔，以低成本、高效率地防止FinFET器件的闩锁效应。

技术领域

本发明涉及一种半导体器件，特别是涉及一种FinFET工艺器件保护环。

背景技术

传统的MOS晶体管在器件工作过程中，由于传统工艺制造的精度局限性使得源漏区与衬底其他部分之间存在各种寄生电阻、电感以及在栅极介电质周围存在各种寄生电容，或者由杂质扩散导致的额外不希望的掺杂区而存在寄生的npn或pnp晶体管，这些分布在MOSFET周围的寄生参数以及寄生有源/无源器件使得器件的电学性能无法有效提高。特别地，在衬底阱区与源漏区之间存在的寄生晶体管会使得器件泄漏电流增大，甚至在某些条件下导致晶体管逻辑状态发生变化，而使得晶体管受到被称作“闩锁(latch-up)效应”的不良影响。

为了防止闩锁效应以及进一步防止芯片周围/边缘的外界信号噪音的干扰，通常如图1的顶视图所示，在器件的外围添加一圈保护环。具体的，在半导体芯片的中心区域，最中心的字母G占据的矩形代表了传统MOSFET的栅极堆叠线条(虽然图中仅示出了一个线条G，但是在实际器件中可以具有平行、相交、曲折的多条栅极线条)，其通常包括先栅工艺的掺杂多晶硅或后栅工艺的金属栅极、以及下方(纸面朝内)的高k栅介质叠层，栅极线条G沿第二方向(图中左右方向为第一方向，上下方向为第二方向)横越了由字母A所代表的有源区，栅极线条G沿第一方向两侧为器件的源漏区，源漏区通过字母C代表的接触孔与源漏区上方(纸面朝外)的字母M1代表的第一金属布线层电接触。在半导体器件或半导体芯片的外围区域，为了防止闩锁效应、外界信号噪音干扰、以及进一步防止湿气、晶片裂缝等缺陷向有源区扩散，通常形成了如图1所示的保护环结构。保护环包括在半导体器件或半导体芯片外围区域中的第二有源区A、刻蚀第二有源区A直至深入衬底中的多个接触孔C、以及沉积在第二有源区A之上(两者之间可以具有层间介质层ILD或者金属间介电层MID)的第一金属布线层M1，其中为了使得保护效果在各个方向均匀，多个接触孔C以环形分布围绕半导体器件中心区域或者半导体芯片中心区域。如此，有源区下方衬底中的寄生晶体管会在多个接触孔C的影响下趋向于电连接至有源区外围保护环所连接的第一布线层M1，而不会产生或者减小了流向栅极线条G两侧源漏区的泄漏电流，从而有利的减小了闩锁效应。

在现有的半导体器件制造工艺以及版图规划中，为了使得整个器件的尺寸以及半导体芯片占地面积最小，通常保护环的宽度一般取为设计规则的最小值，也即保护环的宽度相等且最小，例如等于中心区域中单个MOSFET的最小特征尺寸(并非图1中为了清晰而夸大的栅极线条G的宽度)。

然而，随着器件尺寸等比例缩减至22nm技术以及以下，诸如鳍片场效应晶体管(FinFET)和三栅(tri-gate)器件的三维多栅器件成为最有前途的新器件技术之一，这些结构增强了栅极控制能力、抑制了漏电与短沟道效应。

FinFET和三栅器件与平面CMOS器件不同，是三维(3D)器件。通常，通过选择性干法或者湿法刻蚀在体衬底或者SOI衬底上形成半导体鳍片，然后横跨鳍片而形成栅极堆叠。三维三栅晶体管在垂直鳍片结构的三个侧边上均形成了导电沟道，由此提供了“全耗尽”运行模式。三栅晶体管也可以具有连接起来的多个鳍片以增大用于更高性能的总驱动能力。