[发明专利]一种亚微米双台阶图形的制备方法

说明书

技术领域

本发明涉及半导体微纳米加工领域，尤其涉及一种亚微米双台阶图形的制 备方法。

背景技术

随着微电子技术的快速发展，电子元器件被制作得越来越小。在微纳米器 件的加工技术中，通常采用高精度投影式光刻、电子束光刻等方法，然而应用 此类方法的设备均非常昂贵，尤其是对于双台阶图形的制备，一般需要采用两 次光刻和刻蚀工艺，增加了双台阶图形的制备成本，导致制备亚微米双台阶图 形存在投入高、工艺复杂等问题，而且，随着近年来器件结构越来越复杂，复 杂的工艺步骤和昂贵的制备成本较难满足时代的需求，需要简化工艺流程，降 低制备成本，适应微纳米器件的快速发展。

发明内容

本发明所要解决的技术问题是一种亚微米双台阶图形的制备方法，利用周 期性图形的光学衍射效应，通过一次光刻和刻蚀工艺，实现亚微米双台阶图形 的制备。

为了达到上述发明目的，本发明采用了如下的技术方案：

一种亚微米双台阶图形的制备方法，包括以下步骤：

(1)提供掩膜版，所述掩膜版上设置有若干个图形，提供样品，所述样品 放置于所述掩膜版的下方；

(2)在所述掩膜版与样品之间设置光刻胶，采用光刻方法对所述样品上的 掩膜版进行曝光，形成光刻胶形貌；

(3)采用刻蚀方法，将所述光刻胶形貌转移至所述样品上；

(4)去除所述光刻胶。

进一步地，所述图形为二维周期性图形，若干个所述图形呈阵列形状排列 分布在所述掩膜版上。

优选地，所述图形呈方形，边长为2～4微米，所述阵列形状为矩形阵列， 阵列周期为2.5～6微米。

优选地，所述图形呈圆形，直径为2～10微米，所述阵列形状为环形阵列， 阵列周期为2～6微米。

进一步地，步骤(2)中所述光刻方法为接触式光刻或者接近式曝光中的一 种。

进一步地，所述接近式曝光的曝光时间为4～8秒。

进一步地，步骤(2)中所述光刻胶的厚度为1～3微米。

进一步地，步骤(3)中所述刻蚀方法为离子束刻蚀或者感应耦合离子体刻 蚀。

进一步地，所述感应耦合离子体刻蚀的时间为2～5分钟。

进一步地，所述感应耦合离子体刻蚀的温度小于50摄氏度。

本发明的有益效果：

本发明提供的一种亚微米双台阶图形的制备方法，通过一次光刻和刻蚀工 艺，实现了亚微米图形的制备，同时，利用周期性图形的光学衍射效应，实现 了亚微米图形的双台阶制备，具有工艺简单、易于操作、可控性强的特点，降 低了制备成本，极大地满足了工艺复杂器件的制备需求。

附图说明

图1是本发明实施例亚微米双台阶图形的制备方法的流程图。

图2是本发明实施例1亚微米双台阶图形的掩膜版示意图。

图3是本发明实施例1亚微米双台阶图形的光刻胶形貌局部放大图。

图4是本发明实施例1亚微米双台阶图形的双台阶图形局部放大图。

图5是本发明实施例2亚微米双台阶图形的掩膜版局部示意图。

具体实施方式

为了更好地阐述本发明的技术特点和结构，以下结合本发明的优选实施例 及其附图进行详细描述。

参阅图1，一种亚微米双台阶图形的制备方法，包括以下步骤：

(1)提供掩膜版，该掩膜版上设置有若干个图形，提供样品，该样品放置 于掩膜版的下方；

(2)在掩膜版与样品之间设置光刻胶，采用光刻方法对样品上的掩膜版进 行曝光，形成光刻胶形貌；

(3)采用刻蚀方法，将光刻胶形貌转移至样品上；

(4)去除光刻胶。

实施例1

参阅图2至图4，步骤(1)中图形11为二维周期性图形，若干个该图形 11呈阵列形状排列分布在掩膜版10上，该图形11呈方形，边长为2～4微米， 该阵列为矩形阵列，阵列周期为2.5～6微米。本实施例选取图形11为正方形， 边长为2微米，若干个正方形呈矩形阵列分布，阵列周期为2.8微米，该正方形 图形区域均不透光，掩膜版10与样品相互对应，样品的材料为硅。