[发明专利]一种改善PMOS器件性能的离子注入方法

说明书

技术领域

本发明涉及集成电路加工工艺，尤其涉及一种改善PMOS器件性能的离子注入方法。

背景技术

随着半导体器件尺寸进入深亚微米沟长范围，器件内部的电场强度也随之增强,特别是在漏结附近存在一强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子对器件性能产生一定的影响，一方面，热载流子越过Si-SiO₂势垒，注入到氧化层中，不断积累，改变阈值电压从而影响器件寿命；另一方面，在漏附近的耗尽区中与晶格碰撞产生电子空穴对，对于NMOS管，碰撞产生的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总电流成为饱和漏电流与衬底电流之和。衬底电流越大，说明沟道中发生的碰撞次数越多，相应的热载流子效应越严重。热载流子效应是限制器件最高工作电压的基本因素之一。

为了减弱漏区电场、以改进热载流子注入效应，现有技术中采用在MOSFET设置LDD(Lightly Doped Drain，轻掺杂漏区，简称LDD)结构，即是在沟道中靠近漏极的附近设置一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热载流子注入效应。而在实际的制作过程中，源漏端都会采用侧墙层工艺来形成LDD，但是传统工艺PMOS和NMOS的侧墙层的宽度相同。

随着超大规模集成电路的特征尺寸按照摩尔定律的发展，现在已经发展到20纳米及以下的特征尺寸，以便在更小面积上增加半导体器件的容量并降低成本，形成具有更好性能、更低功耗的半导体器件。众所周知，NMOS和PMOS在源漏区离子注入(implant)前拥有相同的侧墙层(spacer)尺寸，但是对于PMOS，因为硼原子质量小，扩散很快，器件的性能容易受到侧墙层尺寸的影响；对于NMOS，由于磷原子的原子质量较大，不容易受到侧墙层尺寸的影响。所以如何能使PMOS在源漏区离子注入前拥有较大的侧墙层尺寸，而又不影响到NMOS和后续的工艺成为本领域技术人员面临的一大难题。

发明内容

针对上述问题，本发明提出一种改善PMOS器件性能的离子注入方法，通过在侧墙层刻蚀前，在将形成PMOS的第一晶体管区域增加一步紫外线处理工艺，使将形成PMOS的第一晶体管区域比将形成NMOS的第二晶体管区域有更低的刻蚀速率，进而在侧墙层刻蚀后将形成PMOS的第一晶体管侧墙层比形成将形成NMOS的第二晶体管侧墙层有更高的厚度。

一种改善PMOS器件性能的离子注入方法，其中，所述方法包括：

提供一硅基板，所述硅基板包含第一晶体管区域和第二晶体管区域，所述第一晶体管区域形成有第一栅极，所述第二晶体管区域形成有第二栅极；

沉积一侧墙层覆盖所述第一晶体管区域上表面、第二晶体管区域上表面、第一栅极顶部和侧壁和第二栅极顶部和侧壁；

沉积一保护层覆盖所述侧墙层，旋涂第一光刻胶层覆盖所述保护层；

第一刻蚀，去除位于第一晶体管区域上表面的第一光刻胶层和保护膜以及第二晶体管区域上表面的第一光刻胶层；

对第一晶体管区域进行紫外线处理工艺；

去除第二晶体管区域上的保护膜；

第二刻蚀，去除第一栅极顶部的侧墙层和第二栅极区顶部的侧墙层以及第一晶体管区域上表面的侧墙层；

对第一晶体管区域进行第一离子注入工艺，形成第一晶体管；

对第二晶体管区域进行第二离子注入工艺，形成第二晶体管；

刻蚀去除第一栅极侧壁的侧墙层和第二栅极侧壁的侧墙层。

上述方法，其中，进行所述第一离子注入工艺前进行的步骤还包括：

于硅基板上旋涂第二光刻胶层，覆盖于第一晶体管区域的上表面、第二晶体管区域的上表面、第一栅极的顶部和侧壁以及第二栅极的顶部和侧壁；

第三刻蚀工艺，去除第一晶体管区域上表面的第二光刻胶层。

上述方法，其中，所述第二离子注入工艺前进行的步骤还包括：

旋涂第三光刻胶层，覆盖第一晶体管上表面、第二晶体管区域上表面、第一栅极的顶部和侧壁以及第二栅极的顶部和侧壁；

第四刻蚀工艺，去除覆盖于第二晶体管顶部的第三光刻胶层。

上述方法，其中，所述侧墙层材质为氮化硅，采用等离子化学气相沉积的方法形成所述侧墙层。

上述方法，其中，所述紫外线处理工艺采用的是紫外灯照射，所述紫外灯发射的波长为100-400纳米，照射时间为100s-1000s。

上述方法，其中，采用所述紫外灯照射时放置硅基板的温度为300-480度。

上述方法，其中，所述第二刻蚀为干法刻蚀。