[发明专利]外延双沟道隔离二极管驱动阵列建模方法及仿真模型

说明书

技术领域

本发明涉及二极管阵列器件建模方法和仿真技术，特别是涉及一种不同尺寸、规模的二极管阵列器件用于驱动相变存储器的建模方法以及仿真模型。

背景技术

相变存储器(PCRAM)是基于20世纪60年代末(S.R.Ovshinsky，Phys.Rev.Lett.,21,1968,p1450)至70年代初(J.Feinleib等人，Appl.Phys.Lett.,18,1971,p254)由Ovshinsky提出的一种硫系化合物半导体薄膜在电、热及光的作用下可发生可逆相变的新型存储机理。相变存储器作为高密度存储技术是国际上的研究热点，1D1R(1个二极管和1个可逆相变电阻)是实现高密度存储阵列的最佳途径。正向驱动能力强、漏电流与串扰电流小、高密度的二极管阵列是实现海量存储的前提。Samsung公司(M.J.Kang等人在IEDM会议上发表)开发了20nm技术节点下4F²的PCRAM阵列器件，相变材料被限定狭小的区域内，在沿阵列的字线方向相变材料的高度为30nm，宽度仅为7.5nm；沿位线方向相变材料的长度为22nm。但是，其驱动二极管阵列采用选择性外延技术，制造成本很高，并且该制备工艺在CMOS工艺之后完成，其不可避免的热处理过程会造成40nm CMOS器件的电学性能漂移，降低40nm CMOS逻辑电路的产品良率，该技术不适应于40nm标准CMOS工艺下嵌入式PCRAM芯片的应用设计。2010年，中科院微系统与信息技术研究所开发出了基于双沟道隔离的外延二极管阵列的器件结构和制备工艺(中国专利，双浅沟道隔离的外延二极管阵列的制备方法，申请号：201010289920.1)，该技术采用主流的CMOS制造工艺，在衬底上形成重掺杂的第一导电类型区域，采用硅外延技术生长外延层，然后通过蚀刻工艺形成二极管阵列字线间的深沟道隔离和垂直于深沟道方向的浅沟道形成位线间隔离，高深宽比的绝缘层分别填充在深沟道和浅沟道中。最后，经过离子注入工艺，在深、浅沟道隔离所围成的有源区域形成第二导电类型区域，构成二极管单元阵列。

随着半导体光刻技术的发展，40nm以下的技术节点研发高密度二极管阵列器件的难点在于抑制二极管阵列衬底漏电流、相邻位线间以及相邻字线间的串扰电流；有效降低串联电阻，提升二极管正向驱动能力；优化二极管单元的反向击穿特性，增加驱动器件的开关电流比。其中，二极管阵列器件衬底漏电流取决于字线埋层离子注入工艺参数；相邻位线间的串扰电流由浅沟道隔离的蚀刻、填充工艺；相邻字线在阵列选通切换时的噪声电流来自于深沟道的蚀刻填充工艺；单个二极管单元开启时的正向驱动能力取决于二极管阵列的规模大小、字线长度以及字线埋层离子注入工艺；未选中的二极管单元的反向击穿特性将影响到整个二极管阵列器件的静态漏电流，从而引起误操作，这与二极管单元形成第一导电类型离子注入工艺密切相关。综上所述，需要一个高效、低成本以及精准的方法来梳理如此错综复杂的工艺参数和二极管阵列电学性能参数之间的关系。TCAD(Technology Computer Aided Design)是半导体工艺模拟及器件模拟工具，是现代半导体制造中有效、快速地设计与研究手段，同时也是降低器件制造成本的有利途径。借助于TCAD仿真平台，建立二维外延双沟道二极管驱动阵列的工艺模型并校准；结合工艺模型参数搭建二极管阵列器件模型，以晶圆级测试数据为依据调试和校准器件模型，确定优化工艺条件；采用寄生三极管网络模型研究多端口的二极管驱动阵列器件的内部串扰电流和衬底漏电流效应，达到优化器件性能的目的。

目前现有的二极管模型都针对单管器件，即无法描述多端口二极管阵列各个端口之间的电流-电压关系。鉴于此，本发明提出一种外延双沟道二极管阵列器件的建模方法，通过计算机软件平台搭建外延双沟道隔离二极管阵列的工艺模型和器件模型，主要表征二极管阵列器件内部的寄生效应和串扰效应，结合器件应用的性能要求，优化工艺参数，做到有效地抑制二极管阵列内部的寄生效应，提升二极管阵列的正反向电学性能。该器件模型经过校准，具有在阵列规模、几何参数、工艺参数、模型维度等方面的灵活性，可用于不同性能指标要求下预测和分析二极管驱动器件的电学性能，如应用于驱动相变存储器(PCRAM)，阻性存储器(RRAM)，磁性存储器(MRAM)以及铁电存储器(FeRAM)等。

建立外延双沟道隔离二极管阵列器件从工艺模型、物理模型到子电路模型的仿真方案，需要许多描述二极管阵列的模型参数，因此，器件设计者可以利用二极管阵列模型方便快捷地仿真二极管阵列的性能，并对器件性能进行优化和预测判断。