[发明专利]半导体器件及其形成方法有效
申请号: | 201410707067.9 | 申请日: | 2014-11-27 |
公开(公告)号: | CN105702724B | 公开(公告)日: | 2019-01-22 |
发明(设计)人: | 蔡国辉 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/10;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 高静;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 形成 方法 | ||
一种半导体器件及其形成方法,形成方法包括:形成基底;在基底上形成栅极结构;在所述基底和所述栅极结构上覆盖用于保护所述栅极结构的保护层;在栅极结构两侧的基底内形成凹槽;向所述凹槽内填充半导体材料,以形成应力层;对所述半导体材料进行离子掺杂,形成源区和漏区;在覆盖保护层的步骤之后,在填充半导体材料形成应力层的步骤之前,所述半导体器件的形成方法还包括:采用含氟气体对所述半导体器件进行干法清洗。本发明能够避免外延生长之后产生的大量缺陷,能够有效提高器件制造过程中的良品率,降低器件制造成本。
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体器件及其形成方法。
背景技术
现有半导体器件制造工艺中,通常采用在MOS器件的沟道区引入应力的方式提高载流子迁移率,进而提高MOS器件的性能。
对于PMOS器件而言,采用嵌入式锗硅技术形成源区和漏区,以在器件的沟道区域产生压应力,进而提高载流子迁移率。所谓嵌入式锗硅技术是指在半导体衬底需要形成源区及漏区的区域中形成凹槽,之后在所述凹槽中填充锗硅材料作为应力层,利用硅与锗硅之间的晶格失配对沟道区域产生压应力。具体工艺中,通常在外延生长锗硅时原位掺杂硼离子,以形成晶体管的源区和漏区。
但是,现有技术在外延生长硼掺杂的锗硅工艺之后,半导体器件表面容易产生残留,从而形成缺陷。这种缺陷在后续的工艺中容易阻断器件之间的接触,因此,这些缺陷对器件产量、良品率有很大的影响。
发明内容
本发明解决的问题是提供一种半导体器件以及形成方法,以减少半导体器件表面的缺陷。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:
形成基底;
在基底上形成栅极结构;
在所述基底和所述栅极结构上覆盖用于保护所述栅极结构的保护层;
在栅极结构两侧的基底内形成凹槽;
向所述凹槽内填充半导体材料,以形成应力层;
对所述半导体材料进行离子掺杂,形成源区和漏区;
在覆盖保护层的步骤之后,在填充半导体材料形成应力层的步骤之前,所述半导体器件的形成方法还包括:采用含氟气体对所述半导体器件进行干法清洗。
可选的,所述形成基底的步骤包括:提供衬底;在所述衬底内形成沟槽;在所述沟槽底部和侧壁覆盖第一衬垫层;在所述第一衬垫层表面覆盖第二衬垫层,所述第二衬垫层材料设置为所述含氟气体干法清洗中第二衬垫层的去除速率小于所述第一衬垫层的去除速率;在形成有第一衬垫层和第二衬垫层的所述沟槽内填充绝缘材料,以形成隔离结构。
可选的,所述第一衬垫层的材料为氧化硅,所述第二衬垫层的材料为氮化硅。
可选的,所述第二衬垫层的厚度在以上。
可选的,所述形成第二衬垫层的步骤包括:采用化学气相沉积、原子层沉积的方式形成所述第二衬垫层。
可选的,所述保护层包括依次形成的氧化物层和氮化物层。
可选的,所述在栅极结构两侧的基底内形成凹槽的步骤包括:以所述栅极结构为掩模,对所述栅极结构两侧的保护层进行第一刻蚀,在所述保护层中形成能露出所述基底表面的开口;对所述开口露出的基底进行第二刻蚀,在基底内形成凹槽;所述半导体器件的形成方法包括:在形成保护层、第一刻蚀、第二刻蚀以及填充半导体材料的任意两个步骤之间执行一次或多次所述含氟气体干法清洗的步骤。所述含氟气体干法清洗采用的气体包括NF3和NH3。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410707067.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:一种绝缘栅双极型晶体管的关断性能提升方法
- 同类专利
- 专利分类