[发明专利]高速缓存cache存储器系统及访问缓存行cache line的方法

权利要求书

1.一种高速缓存cache存储器系统，其特征在于，包括：

多个上一级缓存，每个上一级缓存包括多个缓存行cache line；

本级缓存，所述本级缓存包括独占型标签随机接入存储器Exclusive Tag RAM和包容型标签随机接入存储器Inclusive Tag RAM，其中，所述Exclusive Tag RAM用于优先存储每个上一级缓存中状态为修改独占UD的第一cache line的索引地址，所述Inclusive Tag RAM用于存储每个上一级缓存中状态为独占UC、共享SC或修改共享SD的第二cache line的索引地址，所述第二cache line的数据被备份存储于所述本级缓存中。

2.如权利要求1所述的cache存储器系统，其特征在于，所述多个上一级缓存包括第一缓存和第二缓存，所述本级缓存包括数据随机接入存储器Data RAM，所述第二cache line的数据具体被备份存储于所述Data RAM；

所述第一缓存，用于向所述本级缓存发送访问第三cache line的请求；

所述本级缓存，用于在接收所述第一缓存发出的访问第三cache line的请求后，确定所述第三cache line的索引地址位于所述Exclusive Tag RAM或所述Inclusive Tag RAM，并且确定所述第三cache line的状态，根据所述第三cache line的状态确定将从第二缓存中获取的所述cache line的数据或者将所述本级缓存的Data RAM中备份存储的所述第三cache line的数据发送给第一缓存。

3.如权利要求2所述的cache存储器系统，其特征在于，所述本级缓存具体用于：

在确定所述第三cache line的状态为UD时，所述本级缓存将从第二缓存中获取的所述第三cache line的数据发送给第一缓存；或者，

在确定所述第三cache line的状态为SC或SD时，所述本级缓存将所述本级缓存的Data RAM中备份存储的所述第三cache line的数据发送给第一缓存；或者，

在确定所述第三cache line的状态为UC时，所述本级缓存向第二缓存发出访问所述第三cache line的数据的请求，若接收到第二缓存发送的所述第三cache line的数据，则所述本级缓存将从第二缓存中获取的所述第三cache line的数据发送给第一缓存；若接收到第二缓存发送的不发送所述第三cache line的数据的指示，则所述本级缓存将所述本级缓存的Data RAM中备份存储的所述第三cache line的数据发送给第一缓存。

4.如权利要求2或3所述的cache存储器系统，其特征在于，所述本级缓存还包括状态随机接入存储器Status RAM，所述Status RAM用于记录索引地址位于所述Exclusive Tag RAM或所述Inclusive Tag RAM中的cache line的状态，

所述本级缓存具体用于：

根据所述Status RAM确定所述第三cache line的状态。

5.如权利要求1-4任一所述的cache存储器系统，其特征在于，在所述Exclusive Tag RAM中第一cache line的索引地址所占用的空间大小达到所述Exclusive Tag RAM的最大容量值时，所述Inclusive Tag RAM还用于存储每个上一级缓存中无法被存储在所述Exclusive Tag RAM中的状态为UD的第四cache line的索引地址，所述第四cache line的数据被备份存储于所述本级缓存中。