[发明专利]一种POS‑PHY接口设备及设计方法有效
| 申请号： | 201410704549.9 | 申请日： | 2014-11-26 |
| 公开（公告）号： | CN104461997B | 公开（公告）日： | 2017-12-05 |
| 发明（设计）人： | 王亦鸾 | 申请（专利权）人： | 上海斐讯数据通信技术有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 杭州千克知识产权代理有限公司33246 | 代理人： | 周希良 |
| 地址： | 201616 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 pos phy 接口 设备 设计 方法 | ||
1.一种POS-PHY接口设备，其特征在于，所述POS-PHY接口设备包括一块主控卡和至少一块业务卡，其中：
主控卡芯片通过背板上的POS-PHY总线与业务卡芯片相连；
所述POS-PHY接口设备的时钟驱动芯片位于所述主控卡；
接口时钟信号从所述时钟驱动芯片经过主控卡上的热插拔时钟芯片和业务卡上的热插拔时钟芯片到达所述业务卡芯片；
所述接口时钟信号经过FPGA延时电路后到达所述主控卡芯片，所述FPGA延时电路使得所述接口时钟信号延时预设时间段后到达所述主控卡芯片，所述预设时间段为接口时钟信号从所述时钟驱动芯片到达所述业务卡芯片的时间。
2.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述主控卡芯片与所有所述业务卡芯片的走线长度和所述时钟驱动芯片与所有所述业务卡芯片的走线长度差异不超过0.5英寸。
3.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述预设时间段包括所述主控卡的热插拔时钟芯片产生的延时值、业务卡上的热插拔时钟芯片产生的延时值以及所述时钟驱动芯片与所述业务卡芯片的走线产生的延时值之和。
4.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述FPGA延时电路通过门电路延时实现。
5.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述FPGA延时电路通过锁相环与门电路延时共同实现。
6.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述主控卡芯片为网络处理器芯片。
7.根据权利要求1所述的POS-PHY接口设备，其特征在于：所述业务卡芯片为数据信号处理芯片。
8.一种POS-PHY接口设计方法，其特征在于：应用于一块主控卡通过背板上的POS-PHY总线与至少一块业务卡相连的接口设备，所述POS-PHY接口设计方法包括：主控卡芯片和业务卡芯片同一个时钟源；通过FPGA延时电路使得时钟信号到达所述业务卡的时钟相位与所述时钟信号到达所述主控卡芯片的时钟相位一致；
所述通过FPGA延时电路使得时钟信号到达所述业务卡的时钟相位与所述时钟信号到达所述主控卡芯片的时钟相位一致的具体实现包括：所述POS-PHY总线上的时钟源位于所述主控卡端，所述POS-PHY总线上的时钟信号通过主控卡和业务卡上的热插拔时钟芯片到达所述业务卡芯片；所述POS-PHY总线上的时钟信号经过FPGA延时电路后到达所述主控卡芯片，所述FPGA延时电路使得所述时钟信号延时预设时间段后到达所述主控卡芯片；所述预设时间段为接口时钟信号从时钟驱动芯片到达所述业务卡芯片的时间。
9.根据权利要求8所述的POS-PHY接口设计方法，其特征在于：所述FPGA延时电路通过门电路延时实现。
10.根据权利要求8所述的POS-PHY接口设计方法，其特征在于：所述FPGA延时电路通过锁相环与门电路延时共同实现。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海斐讯数据通信技术有限公司，未经上海斐讯数据通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410704549.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：点亮屏幕的方法及装置
- 下一篇：数据库文件敏感内容的检测方法和装置
