[发明专利]嵌入式锗硅器件及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种嵌入式锗硅器件及其制作方法。

背景技术

随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。目前半导体器件的制备已经发展到纳米级别，同时常规器件的制备工艺逐渐成熟。

在半导体器件CMOS沟道区域施加应力可以提高CMOS载流子的迁移率。在制备CMOS的过程中，在CMOS的源漏区进行外延锗硅(e-SiGe)以对衬底的沟道处施加压应力(即采用嵌入式硅锗技术来通过嵌入式的硅锗形成源区或漏区，从而对沟道区施加应力)，使PMOS性能提高，并且对于PMOS，e-SiGe技术是使沟道所受应力提升的最有效的方法。研究发现SiGe越接近沟道就越能施加大的应力，使得PMOS的性能获得更大的提升，为此，现有技术中设计了多种工艺方法及流程，例如N.Yasutake等人的论文“A High Performance pMOSFET with Two-step Recessed SiGe-S/D Structure for 32nm node and Beyond”(Solid-State Device Research Conference，2006，Proceeding of the36th European，IEEE，pp.77～80)中公开了一种两级凹进式锗硅(SiGe)的源极/漏极结构，其极大地改善了PMOS器件的短沟道效应和源极/漏极电阻问题，并且实现了多于80％的电流增大。从该论文中可知，SiGe与沟道的接近程度对于增大沟道应变和实现高性能PMOS器件而言是主导参数，并且对于减小源漏扩展区(SDE)电阻而言也是关键参数。然而，对于现有的两级凹进式SiGe的源极/漏极结构，如图1所示，从栅极101的边缘到SiGe顶端的距离由偏移间隔件102的宽度限定，这限制了SiGe与沟道的接近程度。

鉴于上述问题，期望提出一种嵌入式锗硅器件制造方法以使得作为源极/漏极结构的SiGe与栅极边缘尽可能地接近，从而实现更高性能的半导体器件。

发明内容

本发明的目的在于提供一种嵌入式锗硅器件制造方法，能够使得作为源极/漏极结构的SiGe与栅极边缘尽可能地接近，从而实现更高性能的半导体器件。

为解决上述问题，本发明提出一种嵌入式锗硅器件的制作方法，包括以下步骤：

在一半导体衬底上依次形成栅极介电层、栅极以及围绕在栅极和栅极介电层的两侧的第一侧墙；

以所述栅极和第一侧墙为掩膜，刻蚀所述半导体衬底的源/漏区以形成第一凹槽；

在第一凹槽中填充第一锗硅，所述第一锗硅的上表面不低于所述半导体衬底上表面；

在所述第一锗硅上形成围绕所述第一侧墙的第二侧墙；

以所述第二侧墙、第一侧墙和栅极为掩膜，刻蚀未被第二侧墙覆盖的第一锗硅和半导体衬底以形成第二凹槽；

在所述第二凹槽中填充第二锗硅，所述第一锗硅和第二锗硅的锗浓度不同。

进一步的，采用干法刻蚀工艺形成第一凹槽和第二凹槽。

进一步的，所述第一凹槽的深度大于(埃米)。

进一步的，所述第一凹槽的深度为

进一步的，所述第二凹槽的最大深度大于

进一步的，所述第二凹槽的最大深度为

进一步的，所述第一锗硅和第二锗硅的上表面齐平或成阶梯状。

进一步的，所述方法还包括：在所述第二凹槽中外延生长第二锗硅的步骤之前或之后，去除所述第二侧墙。

进一步的，在形成第一凹槽之后和/或形成第二凹槽之后，还包括：热处理所述半导体衬底，和/或，氧化处理所述半导体衬底并去除形成的氧化层。

进一步的，所述热处理的温度为600℃～1000℃，采用的工艺气体为氢气或惰性气体；所述氧化处理为炉管氧化处理。

进一步的，所述半导体衬底为纯硅衬底或者绝缘体上硅衬底。

本发明还提供一种嵌入式锗硅器件，包括：

半导体衬底，

依次形成于半导体衬底上的栅极介电层、栅极以及围绕所述栅极的侧墙，

嵌入在栅极至少一侧的半导体衬底中且横向排列、锗浓度不同的第一锗硅和第二锗硅，第一锗硅和第二锗硅的底部呈阶梯状，用于形成PMOS器件的源/漏极。

进一步的，所述第一锗硅的厚度大于所述第二锗硅的厚度大于