[发明专利]一种采用存储器监测器件制程余量的方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种监测器件制程余量的方法。

背景技术

在新制程或高阶制程的开发中，工程部门为确认关键层(Key layer)的制程余量(process window)，通常需要对key layer做制程余量实验来确认，这种方法不仅成本高，而且费力、费时，难以满足制程开发进度要求。

中国专利(CN 102637690A)公开了一种SRAM存储器及其形成方法，所述SRAM存储器包括：包含多个存储单元的存储单元阵列，每个存储单元包括至少一个下拉NMOS晶体管、一个传输NMOS晶体管和一个上拉PMOS晶体管；所述下拉NMOS晶体管和上拉PMOS晶体管的表面形成有一层拉应力层。所述方法包括：形成包含多个存储单元的存储单元阵列，每个存储单元包括至少一个下拉NMOS晶体管、一个传输NMOS晶体管和一个上拉PMOS晶体管；形成覆盖所述下拉NMOS晶体管和上拉PMOS晶体管表面的拉应力层。

该专利不仅提高了其读取裕度和写入裕度，而且还简化了制程，降低了工艺复杂程度。但并没有解决难以确认器件制程余量的问题。

中国专利(CN 100568512C)公开了以埋入式区域内连线形成的静态随机存取记忆体及其方法，该静态随机存储记忆体(SRAM)单元包括有另个晶体管。此些存储节点是使用区域内连线(Local Interconnects)来实作。第一层金属是置放在区域内连线的上方，但电性隔离于区域内连线。接触窗插塞(ContactPlug)是形成来使次单元(cell)耦合至此第一次金属。此接触窗插塞较佳是以与区域内连线不同的制程步骤来形成。

该专利具有诸多的优点及实用价值，在技术上有较大的进步，增进了多项功效，具有产业的广泛利用价值。但并没有解决难以确认器件制程余量的问题。

发明内容

本发明为解决现有技术确认器件制程余量成本高，费力、费时的问题，从而提供一种采用存储器监测器件制程余量的方法的技术方案。

提供一容量为64M的存储器，所述存储器包括有16个存储单元，每个存储单元包括有4个存储量为1M的块，每个所述块内部包括有一个存储地址，每个所述存储地址与一个IO端口一一对应，所述存储器通过IO端口读入被监测器件的数据；

其中，8个存储单元用于读取所述被监测器件的关键层的数据，另8个存储单元用于读取体现所示被监测器件的低工作电压良率的数据；

根据存入块中数据的数量获取所述器件的制程余量。

优选的，所述方法包括下述步骤：

步骤1.将所述被监测器件的关键层的分类分别存储于相应的所述块中；所述关键层包括四类：有源区、栅极、连接孔和通孔；

步骤2.将所述被监测器件按照体现低工作电压良率的数据分别存储于相应的所述块中；体现低工作电压的良率包括五类数据：多晶硅到连接孔的距离、离子注入的尺寸、多晶硅到掩膜层的距离、传输饱和电流与上拉饱和电流之比、电流放大倍数；

步骤3.根据存入块中的数据数量获取所述器件的制程余量。

优选的，步骤1中将所述被监测器件的关键层的分类分别存储的具体过程为：

将8个存储单元按照关键层的分类平均分为4个区域，每个区域用于读取一类关键层的尺寸，所述8个存储单元为用于读取被监测器件的关键层的尺寸的存储单元。

优选的，每个所述区域中两个所述块用于读取标准数据Q；其余的6个所述块分别用于读取：(Q-15％,Q-10％]，(Q-10％,Q-5％]，(Q-5％,Q]，(Q,Q+5％]，(Q+5％,Q+10％]和(Q+10％,Q+15％]。

优选的，步骤2中将所述被监测器件按照体现低工作电压良率的数据分别存储的具体过程为：

将8个存储单元按照关键层的分类平均分为4个区域，其中3个区域分别用于读取：所述离子注入的尺寸、所述传输饱和电流与上拉饱和电流之比和所述电流放大倍数；

另一个区域中的4个所述块用于读取多晶硅到连接孔的距离；另4个所述块用于读取多晶硅到掩膜层的距离；所述8个存储单元为用于读取体现所示被监测器件的低工作电压良率的数据的存储单元。

优选的，所述3个区域中每个所述区域中两个所述块用于读取标准数据P；其余的6个所述块分别用于读取：(P-15％,P-10％]，(P-10％,P-5％]，(P-5％,P]，(P,P+5％]，(P+5％,P+10％]和(P+10％,P+15％]。