[发明专利]成像器件

说明书

相关申请交叉引用

将2013年11月25日提交的日本专利申请No.2013-242956的公开内容，包括说明书，附图和摘要，通过引用整体并入本文。

技术领域

本发明涉及一种成像器件，例如涉及一种CMOS(互补金属氧化物半导体)型的成像器件。

背景技术

CMOS成像器件，或者所谓的CMOS成像传感器，在数码相机中广泛应用。当将CMOS成像传感器的应用扩展到车载相机或者监视相机时，需要动态范围的扩大以及操作速度的提高。

专利文献1和专利文献2都公开了固态成像器件，其中像素以矩阵形状集成。各个像素都以经受光时产生并存储电荷的光电二极管、光电二极管中存储电荷的传输到的浮置扩散，以及存储从浮置扩散溢出的电荷的存储电容元件来构造。专利文献3公开了一种成像器件，其中像素以阵列形状集成。在各个像素中，四个光电二极管分别经由四个传输晶体管耦合至放大晶体管的栅极，且放大晶体管的输出经由选择晶体管被外部馈送。

非专利文献1公开了一种扩大动态范围的技术以及其中集成了单斜积分A/D转换器的图像传感器的构造。

非专利文献2公开了一种像素电路，其具有横向溢出积分电容器(LOFIC)结构。

(专利文献)

(专利文献1)日本未审专利申请公布No.2005-328493

(专利文献2)日本未审专利申请公布No.2006-217410

(专利文献3)日本未审专利申请公布No.2010-212769

(非专利文献)

(非专利文献1)“COMS image sensor(CMOS图像传感器)”，Essential technology series 9 of image information and television engineers(图像信息和电视工程师基本技术系列9)，Kiyoharu Aizawa和Takayuki Hamamoto编译，Institute of Image Information and Television Engineers(图像信息和电视工程师学会)编辑，Corona Publishing Co.,Ltd.(Corona出版有限公司)出版，pp.47，159和174。

(非专利文献2)“A Sensitivity and Linearity Improvement of a100-dB Dynamic Range CMOS Image Sensor Using a Lateral Overflow Integration Capacitor(采用横向溢出积分电容器的100-dB动态范围CMOS图像传感器的灵敏度和线性度的改善)”；Nana Akahane,Shigetoshi Sugawa、Satoru Adachi、Kazuya Mori、Toshiyuki Ishiuchi和Koichi Mizobuchi，IEEE JOURNAL SOLID-STATE CIRCUITS(IEEE固态电路期刊)，第41卷，第4期，2006年4月，pp.851-858。

发明内容

CMOS成像传感器的像素通过将光电二极管产生的电荷传输至浮置扩散以及通过将从浮置扩散溢出的电荷存储进存储电容元件中来确保动态范围。当浮置扩散的容量被设定得较小以便提高低照度侧的灵敏度时，白色剪边(clipped whites)将出现在高照度侧。另一方面，当形成存储电容元件以便抑制高照度侧的白色剪边的出现时，将增大像素区且将变得难以实现大量像素。如根据专利文献1或专利文献2的像素，当MOS晶体管形成在半导体衬底中或半导体衬底上方作为存储电容元件时，变得难以确保光电二极管的面积。而且，缺点是高k材料和层叠电容器会提高成本。根据本说明书和附图的描述，本发明的其他议题和新特征将变得清晰。

根据一个实施例的成像器件由在行方向和列方向上布置的多个像素电路以及在行方向布置并在列方向上延伸的多个存储电容线构造。存储电容线耦合至在同一列中布置的像素电路。像素电路包括存储经受光而产生的电荷的第一光电转换元件、存储在第一光电转换元件中的电荷被传输到的浮置扩散，以及耦合浮置扩散和存储电容线的第一开关晶体管。

附图说明

图1是图示根据实施例1的成像器件的构造的框图；

图2是图1中图示的像素电路的电路图；

图3是图1中图示的列电路的电路图；

图4是解释图2中图示的像素电路的读取操作的时序图；