[发明专利]一种功率半导体结构及其形成方法

说明书

技术领域

本发明大体上涉及功率半导体，并且确切地说涉及栅控p-i-n开关，所述开关具有在栅极电介质中的电荷俘获材料以及自耗尽沟道。

背景技术

功率半导体器件广泛用作电机驱动以及开关电源等功率电子系统中的开关。为获得高效率的功率电子系统，需要具有低功率损耗的功率半导体器件。在高压功率电子系统(例如，其中输入和/或输出电压大于200V)中，双载流子功率半导体器件(也称为双极功率半导体器件)通常用于实现此目标。在此额定电压中考虑的双载流子功率半导体器件是绝缘栅双极型晶体管(IGBT)以及金属氧化物半导体(MOS)栅控闸流晶体管(MCT)。然而，已发现，当缩放到高电压(例如，600到6000V)中时，IGBT受高正向压降以及高关断能量的限制。另外，MCT在高阻断电压下受低可控电流容量的限制。因此，现有的设计用于高压功率电子系统的双载流子半导体器件是不适当的。

上述常规功率半导体器件的缺陷仅意图提供对当前技术的一些问题的概述，且并不意图是详尽的。现有技术的其它问题以及本文中所描述的一些各种非限制性实施例的相应益处，可以在审阅以下具体实施方式之后变得更加清楚。

发明内容

本发明提供具有在栅极电介质中的电荷捕获俘获材料以及自耗尽通道沟道的栅控p-i-n开关结构以及相应的制造方法。

一种功率半导体结构，其包括：

沟槽，所述沟槽被包括三层的栅极电介质加衬，所述三层包括内层、外层、以及在所述内层与所述外层之间形成的中间层；

栅极电极，所述栅极电极在所述沟槽内并且与所述内层相邻而形成；

第一导电类型的轻掺杂沟道，所述轻掺杂沟道位于紧邻所述沟槽的第一侧面处并且与所述外层相邻，其中所述轻掺杂沟道掺杂不超过第一界定掺杂程度；

所述第一导电类型的轻掺杂漂移区，所述轻掺杂漂移区位于所述沟槽的第二侧面下方、所述沟道下方、并且与所述外层相邻，其中所述轻掺杂漂移区掺杂不超过第二界定掺杂程度；

第一导电类型的阴极区，所述阴极区位于所述沟道上方且与所述沟道相邻并且与所述外层相邻；

第二导电类型的重掺杂区，所述重掺杂区位于所述阴极区上方且与所述阴极区相邻并且与所述外层相邻，其中所述重掺杂区掺杂不小于第三界定掺杂程度；

所述第一导电类型的另一重掺杂区，所述另一重掺杂区位于所述阴极区上方且与所述阴极区相邻并且与所述第二导电类型的所述重掺杂区相邻，其中所述另一重掺杂区掺杂不小于第四界定掺杂程度；以及

阴极电极，所述阴极电极短接所述第一导电类型的所述另一重掺杂区与所述第二导电类型的所述重掺杂区，其中所述阴极区经由所述第一导电类型的所述另一重掺杂区连接到所述阴极电极上。

进一步的，所述栅极电介质的所述中间层包括电荷俘获材料。

更进一步的，所述电荷俘获材料包括氮化硅或硅纳米晶体中的至少一者，并且其中负固定电荷存在于所述电荷俘获材料中。

进一步的，当所述功率半导体结构处于关断状态时，在所述第二导电类型的所述重掺杂区与所述外层之间具有零栅偏压下的反型层。

更进一步的，基于在所述阴极区与所述反型层之间产生的内建电势，当所述半导体结构处于所述关断状态时，所述沟道处于自耗尽状态。

更进一步的，基于向所述栅极电极施加正电压，当所述功率半导体结构处于导通状态时，所述反型层被转变成积累层并且所述沟道电荷态变成中性。

进一步的，所述阴极区具有比所述沟道更高的掺杂浓度。

更进一步的，所述阴极区具有在1×10¹⁶cm^-3与1×10¹⁹cm^-3之间的掺杂浓度。

进一步的，所述第一界定掺杂程度以及所述第二界定掺杂程度是在1×10¹³cm^-3与1×10¹⁵cm^-3之间的掺杂浓度范围的对应上限，并且所述第三界定掺杂程度以及所述第四界定掺杂程度是在1×10¹⁸cm^-3与1×10²¹cm^-3之间的另一掺杂浓度范围的对应下限。

进一步的，所述栅极电介质的所述外层包括自然氧化硅。

进一步的，所述栅极电介质的所述内层包括氧化硅或氧化铝中的至少一者。

进一步的，所述的功率半导体结构，其进一步包括：