[发明专利]半导体结构及其形成方法

说明书

本公开提供了半导体结构及其形成方法。本发明的实施例通常涉及诸如半导体晶片的电子元件，并且更具体地涉及用于使用穿硅通孔(TSV)和背面布线的布置的多个半导体晶片的双面三维(3D)分层体系结构方案。在实施例中，第一字线体系结构可以在IC芯片的正面上形成，并且通过晶片内TSV连接到在IC芯片背面上形成的第二字线体系结构，从而重新安置到IC芯片的背面的需要的布线。

技术领域

本发明一般地涉及诸如半导体晶片的电子元件，并且更具体地涉及用于多个集成电路(IC)芯片的3D集成方案中的分层体系结构，其中在IC芯片正面上的全局电路和局部电路通过晶片间和晶片内穿硅通孔(TSV)的布置耦合至IC芯片背面上的全局信号线。

背景技术

由于为了将更多的器件容纳到封装中，半导体器件中的封装密度持续增大，因此三维(3D)芯片堆叠技术已经更广泛地用于工业中。通常，半导体晶片包括构建在硅衬底上的若干层集成电路(IC)(例如，处理器、可编程器件、存储器件等)。芯片的顶层可以通过穿硅通孔(TSV)或者互连件连接至晶片的底层。为了形成3D芯片堆叠，两个或更多个晶片放置在彼此的顶部上并且接合。

3D芯片堆叠技术提供许多潜在益处，包括，例如，通过片上系统(SOC)解决方案的更高的集成、改善的形状因子(form factor)、更低的成本以及提高的性能。另外，3D芯片堆叠技术可以为芯片提供其它功能。通过3D芯片堆叠形成的SOC体系结构可以使在其他方面具有不兼容工艺流程的产品(例如，逻辑电路和动态随机存取存储器(DRAM))实现高带宽连通性。目前，有许多用于3D芯片堆叠技术的应用，包括高性能处理器件、视频和图形处理器、高密度和高带宽存储器芯片以及其它SOC解决方案。

发明内容

根据本发明的一个实施例，公开了一种方法。该方法可以包括：形成从集成电路(IC)芯片的正面延伸到IC芯片的背面的一个或者多个晶片内穿过衬底的通孔(TSV)；在IC芯片的正面布线层中形成局部体系结构，该局部体系结构具有电连接至一个或者多个晶片内TSV的一个或者多个局部特征部件；以及在IC芯片的背面布线层中形成全局体系结构，该全局体系结构连接至所述一个或者多个晶片内TSV并且使一个或者多个局部特征部件电耦合在一起。

根据本发明另一个实施例，公开了一种方法。该方法可以包括：形成从集成电路(IC)芯片的正面延伸到IC芯片的背面的一个或者多个晶片内穿过衬底的通孔(TSV)；在IC芯片的正面布线层中形成局部体系结构，该局部体系结构具有电连接至一个或者多个晶片内TSV的一个或者多个局部特征部件；在IC芯片的背面布线层中形成全局体系结构，该全局体系结构连接至一个或者多个晶片内TSV并且使一个或者多个局部特征部件电耦合在一起；以及形成延伸穿过所述IC芯片的外周的整体厚度的一个或者多个晶片间TSV，所述晶片间TSV的宽度是所述一个或者多个晶片内TSV的宽度的近似1.25倍至近似30倍大。

根据本发明另一个实施例，公开了一种结构。该结构可以包括：从集成电路(IC)芯片的正面延伸到IC芯片的背面的一个或者多个晶片内穿过衬底的通孔(TSV)；IC芯片的正面布线层中的局部体系结构，该局部体系结构具有电连接至一个或者多个晶片内TSV的一个或者多个局部特征部件；以及在IC芯片的背面布线层中的全局体系结构，该全局体系结构连接至所述一个或者多个晶片内TSV并且使一个或者多个局部特征部件电耦合在一起。

附图说明

下列详细说明将结合附图得到最好的理解，所述详细说明以示例的方式给出而不旨在将本发明仅限制于此，在附图中可以不示出所有结构。

图1是图示根据本发明实施例在半导体衬底中形成多个晶片内TSV的横截面视图。

图2是图示根据本发明实施例在半导体衬底的正面上形成布线层的横截面视图。

图3是图示根据本发明实施例在图2所示的结构上形成第一钝化层的横截面视图。