[发明专利]数据时钟恢复电路

说明书

本发明公开一种基于边沿线性化技术的数据时钟恢复电路。该电路包括压控振荡器、注入锁定分频器、可变延时单元、线性化环路、Bang‑bang环路和环路滤波器；压控振荡器产生差分时钟，经过注入锁定分频器分频以及可调延时单元延时产生8相时钟；鉴相器经过8相时钟对数据进行过采样，并同步和逻辑运算来控制电荷泵产生脉冲电流；该电流经过环路滤波器滤波以后，控制压控振荡器的控制端。利用本发明可以低功耗实现对输入数据恢复4路数据和相应的时钟，并满足有较好的抖动性能和较好的锁定特性。

技术领域

本发明涉及通信技术领域，具体涉及一种数据时钟恢复电路。

背景技术

随着人们的需求和各种便携设备数量的不断增加，通信链路上的数据传输量成指数倍增长，这对有线通信系统尤其是数据中心的速度、可靠性要求急剧升高。因此，作为数据中心设备和设施的核心，光纤通信和高速串行通信技术需要在速度、功耗和可靠性上有大幅提高。数据时钟恢复电路作为光纤通信和高速串行通信接收端最重要的部分，决定了整个系统接受端时钟的质量和恢复数据的抖动和误码率。

传统的高速数据时钟恢复电路采用高速的低噪声砷化镓等III-V族工艺来实现。然而由于其较高的电源电压，采用该工艺实现的数据时钟恢复电路的功耗都较高。同时，随着CMOS工艺的提高，晶体管的特征尺寸的不断减小，特征频率的不断提高，采用CMOS工艺来实现低功耗、高性能的高速电路成为可能。

目前，高速的数据时钟恢复电路主要有两种结构：线性数据时钟恢复电路和bang-bang数据时钟恢复电路。线性数据时钟恢复电路的恢复数据和时钟的抖动性能较好，但由于需要数据直接驱动逻辑电路，因此其输入信号幅度一般较高，同时该结构对鉴相器中的逻辑电路和电荷泵的要求较高，环路带宽较低；bang-bang数据时钟恢复电路直接对输入数据进行采样，通过采用动态比较器，输入信号幅度可以降低为约50mV，其环路带宽高，但其抖动性能较差。囊括这两种结构的优点，摒除其缺点，从而达到一个完美的折中，也是一个富有挑战性的工作。

发明内容

本发明提供一种数据时钟恢复电路，使其具有较好的输入灵敏度、抖动性能和锁定特性。

为实现上述目的，本发明提供一种数据时钟恢复电路，其特点是，该电路包含：

压控振荡器；

注入锁定分频器，其电路连接所述压控振荡器的输出端；

可变延时单元，其电路连接所述注入锁定分频器的输出端；

线性化环路，该线性化环路包含连接可变延时单元的输出端的线性化鉴相器以及与其输出端连接的线性化电荷泵；

Bang-bang环路，该bang-bang环路包含连接可变延时单元的输出端的bang-bang鉴相器以及与其输出端连接的bang-bang电荷泵；上述线性化鉴相器和bang-bang鉴相器均包含有动态比较器；

环路滤波器，其电路连接所述线性化电荷泵和Bang-bang电荷泵的输出端；

上述压控振荡器输出差分正弦时钟注入到注入锁存分频器进行分频，产生四相正交差分时钟；该四相正交差分时钟经过可变延时单元再产生四相正交差分时钟，并与之前的四相组成共八相正交差分时钟；该八相正交差分时钟输入鉴相器，以对输入数据进行二倍速率的过采样；

上述鉴相器接收输入数据，采用八路动态比较器通过八相正交差分时钟对输入数据进行过采样，以获得其数据和边沿的相位信息，驱动后面的电荷泵，电荷泵的电流经过相加后进入到环路滤波器中进行滤波，并采用该滤波后的电压控制压控振荡器的输出频率。

上述鉴相器的动态比较器采用两级结构，分别进行积分放大和正反馈放大。

上述bang-bang环路中，经过bang-bang动态比较器采样后的信号分别经过同步和相位检测的逻辑运算来驱动后面的bang-bang电荷泵。