[发明专利]数据时钟恢复电路

权利要求书

1.一种数据时钟恢复电路，其特征在于，该电路包含：

压控振荡器；

注入锁定分频器，其电路连接所述压控振荡器的输出端；

可变延时单元，其电路连接所述注入锁定分频器的输出端；

线性化环路，该线性化环路包含连接所述可变延时单元的输出端的线性化鉴相器以及与其输出端连接的线性化电荷泵；

Bang-bang环路，该bang-bang环路包含连接所述可变延时单元的输出端的bang-bang鉴相器以及与其输出端连接的bang-bang电荷泵；上述线性化鉴相器和bang-bang鉴相器均包含有动态比较器；

环路滤波器，其电路连接所述线性化电荷泵和Bang-bang 电荷泵的输出端；

所述压控振荡器输出差分正弦时钟注入到注入锁存分频器进行分频，产生四相正交差分时钟；该四相正交差分时钟经过可变延时单元再产生四相正交差分时钟，并与之前的四相组成共八相正交差分时钟；该八相正交差分时钟输入鉴相器，以对输入数据进行二倍速率的过采样；

所述线性化鉴相器和bang-bang鉴相器分别接收输入数据，采用八路动态比较器通过八相正交差分时钟对输入数据进行过采样，以获得其数据和边沿的相位信息，分别驱动后面的线性化电荷泵和bang-bang电荷泵；线性化电荷泵和bang-bang电荷泵的输出电流经过相加后进入到环路滤波器中进行滤波，并采用滤波后的电压控制压控振荡器的输出频率。

2.如权利要求1所述的数据时钟恢复电路，其特征在于，所述鉴相器的动态比较器采用两级结构，分别进行积分放大和正反馈放大。

3.如权利要求2所述的数据时钟恢复电路，其特征在于，所述bang-bang环路中，经过bang-bang动态比较器采样后的信号分别经过同步和相位检测的逻辑运算来驱动后面的bang-bang电荷泵。

4.如权利要求2或3所述的数据时钟恢复电路，其特征在于，所述线性化环路中，动态比较器的积分放大级的线性模拟输出通过增益可调的缓冲器和数级线性动态锁存器器进行延时和放大；

线性化电荷泵将表征输入数据边沿的快慢信息动态比较器的数字输出和表征边沿采样时刻幅值信息放大后的模拟输出进行合并，产生幅值可调的电流脉冲，从而降低压控振荡器控制线上的纹波。

5.如权利要求4所述的数据时钟恢复电路，其特征在于，所述动态比较器的积分放大级的线性模拟输出通过延时和放大所到达线性化电荷泵的时间，与bang-bang动态比较器采样后经过同步和逻辑运算的信号到达线性化电荷泵的时间相同。

6.如权利要求5所述的数据时钟恢复电路，其特征在于，所述线性化环路和bang-bang环路的比例通过线性化电荷泵与bang-bang电荷泵的电流大小来进行调节，以实现不同的环路特性。

7.如权利要求1所述的数据时钟恢复电路，其特征在于，所述线性化电荷泵包含第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管；

所述第一NMOS晶体管和第二NMOS晶体管分别形成差分对管；第一NMOS晶体管和第二NMOS晶体管的源极连接可调节电流源，第一NMOS晶体管和第二NMOS晶体管的的栅极分别接入信号INT_X+和INT_X-；第三、第四NMOS晶体管的源极接于第一NMOS晶体管的漏极；第三、第四NMOS晶体管的栅极分别接入信号UP_X和DN_X；第五、第六NMOS晶体管的源极接于第二NMOS晶体管的漏极；第五、第六NMOS晶体管的栅极分别接入信号UP_X和DN_X；

第一、第二、第三、第四PMOS晶体管的漏极分别一一对应接于第三、第四、第五、第六NMOS晶体管的漏极；第一、第二、第三、第四PMOS晶体管的源极均接电源，第一、第二PMOS管组成电流镜结构，第三、第四PMOS管组成电流镜结构，第二、第三PMOS晶体管的漏极相连，输出线性化电荷泵的电流。