[发明专利]一种应用于高速接口的阻抗校正电路

说明书

技术领域

本发明涉及数据传输技术领域，特别涉及一种应用于高速接口的阻抗校正电路。

背景技术

随着信息技术飞速发展，如今的社会进入了“大数据”时代，数据传输变得越来越重要，接口电路具有广阔的应用范围，接口电路主要包括发送器和接收器两部分。为提高电路的抗噪性能，高速信号一般采用全差分形式传输。高速发送器负责将编码子层发送过来的并行数字信号转化为单路的数据，通过输出驱动器发送到信道上，即完成信号由低速并行模式到高速模式的转换，整个过程是在时钟的同步作用下完成的。高速接收器需要有阻抗校正电路，来提高接收到的信号完整性，再经过均衡器改善信号眼图质量后，由时钟数据恢复电路根据输入数据来调整本地时钟，恢复出恰当频率和相位的时钟信号重新采样数据，从而得到重定时后干净且稳定的数据信号，最后通过解串化电路将高速的信号转化为低速的并行信号输出。

在高速信号传输过程中，阻抗匹配程度的高低会关系到信号的质量优劣，所以需要进行阻抗匹配以降低阻抗不连续造成的信号反射，来提高信号完整性。因此，如何提高片内阻抗匹配电路的精度是接口电路设计中的一个重点和难点。

本发明根据电阻的工艺偏差特征和接收端对阻抗精度的要求，合理的设置起始和结束阻抗值，使得校正过程简捷并且符合精度要求。同时设计了手动校正和自动校正两种方案，确保阻抗校正功能的实现。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种应用于高速接口的高精度大范围阻抗校正电路，以提高阻抗校正电路的校正精度和校正范围。

(二)技术方案

为达到上述目的，本发明提供了一种应用于高速接口的阻抗校正电路，该阻抗校正电路具有自动校正模式和手动校正模式两种工作模式，包括数字逻辑电路部分和模拟比较电路部分，其中：模拟比较电路部分包括电阻阵列电路和电压比较器，电阻阵列电路根据接收自数字逻辑电路部分输出的数字控制码值，控制自身串联于每条电阻支路中开关的断开和闭合；电压比较器将比较结果输送到数字逻辑电路部分，使数字逻辑电路部分和模拟比较电路部分在自动校正模式下构成一个反馈回路，逐渐实现阻抗匹配；在手动校正模式下，通过向模拟比较电路部分中的电阻阵列电路多次手动输入控制码值，调节模拟比较电路部分中电阻阵列电路的电阻总值，实现阻抗匹配。

上述方案中，所述电压比较器有两个输入端，一端接固定的参考电压Vref＝0.3V，另一端接逐渐变化的电压Vchange，该逐渐变化的电压Vchange由电阻阵列电路的总阻值决定。

上述方案中，所述电阻阵列电路由47条电阻支路并联而成，每条电阻支路均由一个电阻和一个开关串联而成，其中有46条电阻支路中的电阻为3400欧姆，这46条电阻支路中的22条电阻支路中的开关始终处于闭合状态，即这22条电阻支路始终并联到总电阻中，其余24条电阻支路为可控电阻支路，这24条电阻支路中的开关由数字逻辑电路部分控制；另外一条电阻支路中的电阻为6800欧姆。

上述方案中，所述数字逻辑电路部分包括主模块和子模块两部分，二者均用于控制自动校正模式；在手动校正模式时，数字逻辑电路部分直接为模拟比较电路部分中的电阻阵列电路赋值，控制电阻阵列电路中各电阻支路的并入和断开。

上述方案中，所述数字逻辑电路部分的主模块，用于定义一个25种状态的状态机，对应于电阻阵列电路中并联的24条可控电阻支路，对电阻阵列电路进行自动校正的测试，每次状态转换将测试值ENC保存到变量ENC_REG中，待测试结束后，将变量ENC_REG的值赋给变量IMENC，来控制电阻阵列电路中各支路的开关。在自动校正模式下，状态机的转换由电压比较器的输出信号UD_P控制。

上述方案中，所述数字逻辑电路部分的子模块，用于定义另一个状态机，该状态机是用于控制阻值为6800欧姆的电阻的并入与断开，以及生成自动校正完成标志Complete，其中阻值为6800欧姆的电阻为第47电阻。

上述方案中，所述电压比较器输出值UD_P状态为“1”时，是初始START状态；当出现“0”时，进入S1状态，在S1状态，如果UD_P为“1”，那么就已经出现了“101”，这时自动校正完成；如果UD_P为0，这时出现了“100”，则第47个电阻上的开关打开，电阻并联到总电阻中，同时回到START状态；在100之后出现“101”的情况，这时自动校正完成。