[发明专利]一种应用于高速接口的阻抗校正电路

权利要求书

1.一种应用于高速接口的阻抗校正电路，其特征在于，该阻抗校正电路具有自动校正模式和手动校正模式两种工作模式，包括数字逻辑电路部分和模拟比较电路部分，其中：

模拟比较电路部分包括电阻阵列电路和电压比较器，电阻阵列电路根据接收自数字逻辑电路部分输出的数字控制码值，控制自身串联于每条电阻支路中开关的断开和闭合；

电压比较器将比较结果输送到数字逻辑电路部分，使数字逻辑电路部分和模拟比较电路部分在自动校正模式下构成一个反馈回路，逐渐实现阻抗匹配；

在手动校正模式下，通过向模拟比较电路部分中的电阻阵列电路多次手动输入控制码值，调节模拟比较电路部分中电阻阵列电路的电阻总值，实现阻抗匹配；其中，所述电阻阵列电路由47条电阻支路并联而成，每条电阻支路均由一个电阻和一个开关串联而成，其中有46条电阻支路中的电阻为3400欧姆，这46条电阻支路中的22条电阻支路中的开关始终处于闭合状态，即这22条电阻支路始终并联到总电阻中，其余24条电阻支路为可控电阻支路，这24条电阻支路中的开关由数字逻辑电路部分控制；另外一条电阻支路中的电阻为6800欧姆。

2.根据权利要求1所述的应用于高速接口的阻抗校正电路，其特征在于，所述电压比较器有两个输入端，一端接固定的参考电压Vref＝0.3V，另一端接逐渐变化的电压Vchange，该逐渐变化的电压Vchange由电阻阵列电路的总阻值决定。

3.根据权利要求1所述的应用于高速接口的阻抗校正电路，其特征在于，所述数字逻辑电路部分包括主模块和子模块两部分，二者均用于控制自动校正模式；在手动校正模式时，数字逻辑电路部分直接为模拟比较电路部分中的电阻阵列电路赋值，控制电阻阵列电路中各电阻支路的并入和断开。

4.根据权利要求3所述的应用于高速接口的阻抗校正电路，其特征在于，所述数字逻辑电路部分的主模块，用于定义一个25种状态的状态机，对应于电阻阵列电路中并联的24条可控电阻支路，对电阻阵列电路进行自动校正的测试，每次状态转换将测试值ENC保存到变量ENC_REG中，待测试结束后，将变量ENC_REG的值赋给变量IMENC，来控制电阻阵列电路中各支路的开关， 在自动校正模式下，状态机的转换由电压比较器的输出信号UD_P控制。

5.根据权利要求3所述的应用于高速接口的阻抗校正电路，其特征在于，所述数字逻辑电路部分的子模块，用于定义另一个状态机，该状态机是用于控制阻值为6800欧姆的电阻的并入与断开，以及生成自动校正完成标志Complete，其中阻值为6800欧姆的电阻为第47电阻。

6.根据权利要求3所述的应用于高速接口的阻抗校正电路，其特征在于，所述电压比较器输出值UD_P状态为“1”时，是初始START状态；当出现“0”时，进入S1状态，在S1状态，如果UD_P为“1”，那么就已经出现了“101”，这时自动校正完成；如果UD_P为0，这时出现了“100”，则第47个电阻上的开关打开，电阻并联到总电阻中，同时回到START状态；在100之后出现“101”的情况，这时自动校正完成。

7.根据权利要求3所述的应用于高速接口的阻抗校正电路，其特征在于，在手动校正模式下，不使用状态机，直接赋值给模拟比较电路部分中的电阻阵列电路，并且不需要经过测试模块测试，直接对变量IMENC赋值；手动校正由外部输入信号Ex_state＜4:0＞控制，相当于将外部的5位信号编码为24位信号，控制电阻阵列电路可控支路中开关的闭合和断开；每次赋值，校正完成标志Complete都置位为“1”。

8.根据权利要求3所述的应用于高速接口的阻抗校正电路，其特征在于，在复位和校正过程中，给变量IMENC赋初值24h000fff，保证电阻值在100欧左右，自动校正没有完成之前，此值不被改写；自动校正完成之后，校正得到的数字码值输入给变量IMENC。

9.根据权利要求1所述的应用于高速接口的阻抗校正电路，其特征在于，在该阻抗校正电路中加入了使能输入信号enable，目的是在有稳定的时钟之后再自动校正，否则不开启状态机；加入了输出信号IMENC_D，对校正结果进行译码，由24位译码为5位，便于外部监测；且输入信号同步，将复位信号rst、使能信号enable、模式控制标志Imp_ctrl、外部输入信号Ex_state＜4:0＞信号同步，防止发生边缘错误的情况。