[发明专利]集成电路及其制造方法

权利要求书

1.一种集成电路，包括：

一存储器阵列，包括由一半导体基板内的多个通道区分离的多个源极/漏极线，其中这些源极/漏极线具有一第一杂质，该第一杂质提供具有一载子类型的电荷载子，使得这些源极/漏极线具导电性；

多个字线，伏在这些通道区上；

数据储存结构，位于这些字线和这些通道区之间的交叉处；以及

一第二杂质，抑制该第一杂质在这些通道区和这些源极/漏极线之间的界面区域中的扩散。

2.根据权利要求1所述的集成电路，其中该存储器阵列是一个虚拟接地阵列，且这些源极/漏极线为埋藏扩散位线。

3.根据权利要求1所述的集成电路，其中该第一杂质为磷，该第二杂质为碳或氟或氮。

4.根据权利要求1所述的集成电路，在这些源极/漏极线中包括一第三杂质，提供与该第一杂质相同的该载子类型的电荷载子，该第一杂质具有与这些通道区之间的最大深度对应的分布轮廓(distribution profile)，该第三杂质具有高于该第一杂质的原子量，且具有最大深度大于该第一杂质的最大深度的分布轮廓。

5.根据权利要求4所述的集成电路，其中该第三杂质为砷。

6.根据权利要求4所述的集成电路，包括一第四杂质位于这些通道区和这些源极/漏极线之间的界面区域，并提供具有与该第一杂质相反的该载子类型的电荷载子。

7.根据权利要求1所述的集成电路，其中这些通道区在这些源极/漏极线之间具有小于50纳米的标称长度(nominal length)。

8.根据权利要求1所述的集成电路，更包括一控制电路系统，其偏置这些源极/漏极线及这些字线，以操作这些存储器单元，其中偏置方法包括在界面区域感应热载子。

9.根据权利要求1所述的集成电路，其中该第一杂质包括具有一第一宽度和一第一深度的分布轮廓，该第二杂质包括具有一第二宽度和一第二深度的分布轮廓，该第二宽度大于该第一宽度，该第二深度大于该第一深度，使得该第一杂质在宽度维度和深度维度两方面的扩散皆受到抑制。

10.一种集成电路，包括：

一存储器单元，包括邻接一半导体基板内一通道区的一源极/漏极端，以及伏在该通道区上的一栅极及一数据储存结构；

一磷杂质及一砷杂质，位于该源极/漏极端内；

一卤素杂质，位于该通道区和该源极/漏极端之间的界面区域；以及

一扩散抑制杂质，至少部分地围绕该磷杂质。

11.根据权利要求10所述的集成电路，其中该扩散抑制杂质为氟或碳或氮。

12.一种制造集成电路的方法，包括：

形成由一半导体基板内的多个通道区分隔出来的多个源极/漏极线，包括在这些源极/漏极线注入一第一杂质，该第一杂质提供具有一载子类型的电荷载子，使得这些源极/漏极线具导电性；

形成多个字线伏在通道区上；

形成数据储存结构在这些字线和这些通道区之间的交叉点；以及

通过在这些通道区和这些源极/漏极线之间的界面区域注入一第二杂质，抑制该第一杂质扩散进入通道区。

13.根据权利要求12所述的方法，包括形成一卤素注入在这些源极/漏极线和这些通道区之间的界面区域。

14.根据权利要求12的方法，其中形成这些源极/漏极线的方法包括注入一第三杂质，该第三杂质具有与该第一杂质相同的该载子类型，且具有大于该第一杂质的原子量。

15.根据权利要求12所述的方法，其中该第一杂质包括具有一第一宽度和一第一深度的分布轮廓，该第二杂质包括具有一第二宽度和一第二深度的分布轮廓，该第二宽度大于该第一宽度，该第二深度大于该第一深度，使得该第一杂质在宽度维度和深度维度两方面的扩散皆受到抑制。