[发明专利]改善硅碳源漏NMOS器件性能的方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及深亚微米CMOS半导体高性能工艺制程的优化设计，更具体地涉及一种通过嵌壁硅刻蚀(Recess Si etch，也可称为硅凹槽刻蚀)工艺的优化来改善硅碳源漏(SiC)NMOS器件性能的方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是随着超大规模集成电路技术发展至超深亚微米级时，特别是90纳米及以下技术节点时，减小沟道长度会带来一系列问题，为了控制短沟道效应，会在沟道中掺以较高浓度的杂质，这会降低载流子的迁移率，从而导致器件性能下降，单纯的器件尺寸减小很难满足大规模集成电路技术的发展。因此，应力工程的广泛研究用来提高载流子的迁移率，从而达到更快的器件速度，并满足摩尔定律的规律。

上世纪80年代到90年代，学术界就已经开始基于硅基衬底实现异质结构研究，直到本世纪初才实现商业应用。其中有两种代表性的应力应用，一种是双轴应力技术(Biaxial Technique)；另一种是单轴应力技术(Uniaxial Technique)，即SMT(Stress Memorization Technology)、nCESL及选择性(或嵌入)外延生长硅碳SiC漏源(请参见文献“K.W.Ang et al.,IEDM Tech.Dig.,pp.1069,2004”以及“Y.C.Liu et al.,VLSI,pp.44-45,2007”)对NMOSFET的沟道施加张应力提高电子的迁移率，选择性(或嵌入)外延生长锗硅SiGe、pCESL对PMOSFET沟道施加压应力提高空穴的迁移率，从而提高器件的性能。

目前，对于SiC外延生长工艺的研究主要集中于如何提高SiC中碳的浓度，碳的浓度越高，晶格失配越大，产生的应力越大，对载流子迁移率的提高越显著；另外，SiC的形状，SiC漏源接近多晶硅的边缘，即靠近器件沟道，应力越直接作用于器件沟道的载流子，对器件性能的提升明显。

但是，现有技术提出方案都局限于优化SiC外延工艺本身优化，并不能从整个高性能工艺集成的角度来改善硅碳源漏器件性能。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够从整个高性能工艺集成的角度，通过嵌壁硅刻蚀工艺的优化，改善硅碳源漏NMOS器件性能的方法。

为了实现上述技术目的，根据本发明，提供了一种改善硅碳源漏NMOS器件性能的方法，包括：在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构；形成NMOS源漏SiC外延区，其中首先淀积作为SiC生长阻挡层的氮化硅层，利用氮化硅层进行光刻以定义SiC区域，接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽，接着在U-型硅凹槽中进行采用四甲基氢氧化铵溶液的湿法刻蚀以形成∑型形貌的凹进结构，随后在∑型形貌的凹进结构中进行SiC外延生长以形成NMOS源漏SiC外延区。

优选地，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤是在CMOS器件制作工艺中执行的。

优选地，在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构的步骤包括：在硅衬底中形成进行浅沟槽隔离；进行阱注入形成N型阱和/或P型阱；制作第一栅极氧化层，执行栅极多晶硅材料的淀积，并进行栅极多晶硅的光刻形成栅极；通过原子淀积生成的二 氧化硅保护层；制作第一栅极侧墙；进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构；进行锗硅外延生长工艺；进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构；制作第二栅极侧墙。

优选地，第二栅极侧墙包括SiO₂层和SiN层。

优选地，第二栅极侧墙的形成包括多SiO₂和SiN的淀积和刻蚀。

优选地，第一栅极侧墙的材料是SiN。

优选地，制作第一栅极侧墙的步骤包括SiN的淀积和刻蚀。

本发明在正常的CMOS工艺实现了在硅衬底上形成栅极结构并在硅衬底中形成NMOS器件的漏轻掺杂结构和PMOS器件的漏轻掺杂结构之后，优化嵌壁硅刻蚀的深度，从而控制∑型SiC的深度和SiC到多晶硅边缘的距离，由此提升SiC应力对器件沟道载流子迁移率的影响，提高SiC源漏NMOS器件的电学性能。

附图说明