[发明专利]集成电路高压兼容静电放电的电源钳制电路

说明书

技术领域

本发明涉及一种电源钳制电路，尤其是一种用于集成电路高压兼容静电放电的电源钳制电路。

背景技术

目前，一般的RC触发的电源钳制电路，为了能够有效的泄放静电放电（ESD）电流，RC时间常数需要设计为0.5us-1us,如此大的RC时间常数需要比较大的电容和电阻，所以在集成电路版图设计时，电阻和电容需要比较大版图面积，造成了芯片面积的浪费。

发明内容

为了解决上述技术问题，本发明提供了用于集成电路高压兼容静电放电的电源钳制电路，通过在电路中设置由NOMS晶体管和PMOS晶体管组成的反相器、BigFET晶体管、NMOS晶体管、二极管以及电阻，解决了现有技术中存在的浪费芯片面积的技术问题。

为了实现上述目的，本发明采用的技术方案是：用于集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：

电阻                                               的一端连接在电源上，另一端连接在二极管的阳极，二极管的阴极连接在二极管的阳极，二极管的阴极连接在二极管的阳极，二极管的阴极连接在二极管的阳极，NMOS晶体管的栅极连接在二极管阴极上，NMOS晶体管的漏极与源极接地；

PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管与NMOS晶体管组成反相器，PMOS晶体管、PMOS晶体管与PMOS晶体管的漏极连接电源，NMOS晶体管、NMOS晶体管与NMOS晶体管的源极接地，反相器输入端接二极管的阳极，反相器输出端连接反相器的输入端，反相器的输出端连接反相器的输入端；

NMOS晶体管的栅极连接反相器的输出端，漏极连接电源，源极接地；

电阻的一端连接NMOS晶体管的栅极，另一端接地。

NMOS晶体管为BigFET晶体管。

本发明的有益效果在于：本发明采用上述结构，通过使用NMOS晶体管作为电容器，代替了传统的电容器，大大减小了设计版面，节约了芯片面积，在电路中应用二极管，使电路适应2.5V的电源电压，保证NMOS晶体管作为电容器使用时充、放电通路顺畅，确保能够有效的泄放静电放电（ESD）电流。

附图说明

图1：为本发明的结构示意图。

图2：为本发明的使用效果仿真图。

具体实施方式

下面结合附图对本发明作详细描述。

如图1所示的用于集成电路高压兼容静电放电的电源钳制电路，包括有二极管、电阻、PMOS晶体管、NMOS晶体管以及由PMOS晶体管与NMOS晶体管组成的反相器，其特征在于：

电阻4的一端连接在电源上，另一端连接在二极管2的阳极，二极管2的阴极连接在二极管3的阳极，二极管3的阴极连接在二极管1的阳极，二极管1的阴极连接在二极管2的阳极，NMOS晶体管16的栅极连接在二极管3阴极上，NMOS晶体管16的漏极与源极接地；

PMOS晶体管10与NMOS晶体管5组成反相器13，PMOS晶体管11与NMOS晶体管6组成反相器14，PMOS晶体管12与NMOS晶体管7组成反相器15，PMOS晶体管10、PMOS晶体管11与PMOS晶体管12的漏极连接电源，NMOS晶体管5、NMOS晶体管6与NMOS晶体管7的源极接地，反相器13输入端接二极管2的阳极，反相器13输出端连接反相器14的输入端，反相器14的输出端连接反相器15的输入端；

NMOS晶体管8为BigFET晶体管，其栅极连接反相器15的输出端，漏极连接电源，源极接地；

电阻9的一端连接NMOS晶体管8的栅极，另一端接地。

静电放电（ESD）脉冲施加在VDD和GND之间，反相器13输入端为低电压，反相器13的输出端为高电压，反相器14的输出端为低电压，NMOS晶体管8栅节点为高电压，NMOS晶体管8开启导通ESD电流。