[发明专利]移位寄存器单元、移位寄存器、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，包括：

输入模块，用于在预充电阶段接收输入信号并将该输入信号输出至上拉节点；

输出模块，用于在输出阶段根据上拉节点的电位将第一时钟信号端的第一时钟信号输出至移位寄存器单元的输出端；

复位模块，用于在复位阶段根据复位信号将所述上拉结点和所述移位寄存器单元的输出端的电位拉低；

下拉模块，用于在下拉阶段根据第二时钟信号端的第二时钟信号将所述上拉节点和输出端的电位拉低；

其特征在于，所述第一时钟信号端只在输出阶段向所述输出模块提供高电平的第一时钟信号，所述第二时钟信号端只在复位阶段或下拉阶段向所述下拉模块提供高电平的第二时钟信号。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第七薄膜晶体管和第八薄膜晶体管，

所述第七薄膜晶体管的栅极与所述第二时钟信号端相连，所述第七薄膜晶体管的第一极与所述上拉节点相连，所述第七薄膜晶体管的第二极与低电平输入端相连；

所述第八薄膜晶体管的栅极与所述第二时钟信号端相连，所述第八薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第八薄膜晶体管的第二极与所述低电平输入端相连。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第三时钟信号端和第一降噪模块，该第一降噪模块与第三时钟信号端、移位寄存器单元的输出端和低电平输入端分别相连，用于在所述下拉阶段之后的降噪阶段根据第三时钟信号端的第三时钟信号拉低所述移位寄存器单元的输出端的电位；

其中，所述第三时钟信号端只在降噪阶段向所述第一降噪模块提供高电平的第三时钟信号。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一降噪模块包括第九薄膜晶体管，该第九薄膜晶体管的栅极与所述第三时钟信号端相连，所述第九薄膜晶体管的第一极与所述移位寄存器的输出端相连，所述第九薄膜晶体管的第二极与所述低电平输入端相连。

5.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二降噪模块和第四时钟信号端，该第二降噪模块与第四时钟信号端、上拉节点、移位寄存器单元的输出端和低电平输入端分别相连，用于在下拉阶段根据第四时钟信号端的第四时钟信号拉低所述上拉节点和所述移位寄存器单元的输出端的电位，

所述第二时钟信号端只在复位阶段向所述下拉模块提供高电平的第二时钟信号，所述第四时钟信号端只在下拉阶段向所述第二降噪模块提供高电平的第四时钟信号。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第二降噪模块包括第五薄膜晶体管和第六薄膜晶体管，

所述第五薄膜晶体管的栅极与所述第四时钟信号端相连，所述第五薄膜晶体管的第一极与所述上拉节点相连，所述第五薄膜晶体管的第二极与所述低电平输入端相连；

所述第六薄膜晶体管的栅极与所述第四时钟信号端相连，所述第六薄膜晶体管的第一极与所述移位寄存器单元的输出端相连，所述第六薄膜晶体管的第二极与所述低电平输入端相连。

7.根据权利要求1至6中任意一项所述的移位寄存器单元，其特征在于，所述输入模块包括第一薄膜晶体管，所述第一薄膜晶体管的栅极和第一极均与所述移位寄存器单元的输入端相连，所述第一薄膜晶体管的第二极与所述上拉节点相连。

8.根据权利要求1至6中任意一项所述的移位寄存器单元，其特征在于，所述输出模块包括第三薄膜晶体管和电容，

所述第三薄膜晶体管的栅极与所述上拉节点相连，所述第三薄膜晶体管的第一极与所述第一时钟信号端相连，所述第三薄膜晶体管的第二极与所述移位寄存器单元的输出端相连；

所述电容的第一端与所述上拉节点相连，所述电容的第二端与所述移位寄存器单元的输出端相连。