[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及一种半导体技术工艺，且特别是涉及一种半导体结构及其制 造方法。

背景技术

硅工艺的金属氧化物半导体场效应晶体管(MOSFET)在半导体业中占有 举足轻重的地位。现今在超大型集成电路中应用，为了提高制作工艺密度， 需将器件缩小，因而造成器件短通道效应(ShortChannelEffect)的发生。

在深次微米器件中，短通道效应为一重要的课题，像器件临界电压值 (ThresholdVoltage，Vth)会因通道缩短而下降(Roll-off)、漏极端引入的势垒 降低(DrainInduceBarrierLowing，DIBL)效应，以及器件较易发生穿通效应 (Punch-Through)都是常见的短通道效应。其中，DIBL的影响是当栅极电压 小于Vth时，p型硅基板在n+源极与漏极之间会形成一位势垒，并限制电子 由源极流向漏极。

为了改善短通道效应，环型注入(PocketImplant)结构是一种普遍采用的 方式。不过，当通道长度过短时，漏极电压增加将减少位势垒高度，这是两 者太过接近时，在表面区域由漏极至源极的电场穿透所导致。此势垒降低效 应使得由漏极至源极的电子注入大量增加，造成次临界电流增加。因此，目 前亟需解决上述SiMOSFET器件DIBL效应。

发明内容

本发明的目的在于提供一种半导体结构，可解决硅金属氧化物半导体场 效应晶体管(MOSFET)器件的DIBL效应。

本发明的又一目的在于提供一种半导体结构，可同时解决DIBL效应的 问题并在同一芯片整合不同器件。

本发明的另一目的在于提供一种半导体结构的制造方法，可在同一芯片 整合不同器件并防止DIBL效应。

为达上述目的，本发明提供一种半导体结构包括硅基板、栅极电极、漏 极、以及源极。硅基板具有至少一凹部，所述凹部包括(111)晶面。栅极电极 位于所述凹部旁的所述硅基板上。漏极位于所述栅极电极旁的所述凹部内， 其中所述漏极是选择性成长于所述凹部内的宽能隙材料。源极则是相对所述 漏极而位于所述栅极电极旁的所述硅基板内。

在本发明的一实施例中，上述凹部还包括位于相对漏极的所述栅极电极 旁的所述硅基板内，且所述源极是选择性成长于所述凹部内的宽能隙材料。

本发明又提供一种半导体结构，包括基板、位于所述基板上的外延结构、 位于所述外延结构上的氧化硅层、硅层、栅极电极、漏极以及源极。所述硅 层位于氧化硅层上并与所述氧化硅层构成硅堆叠层，且所述硅堆叠层具有至 少一开口露出外延结构。栅极电极位于所述开口旁的所述硅层上，且漏极位 于所述栅极电极旁的所述开口内，其中所述漏极是自所述开口内的所述外延 结构选择性成长的宽能隙材料。源极则是相对漏极而位于所述栅极电极旁的 所述硅层内。

在本发明的又一实施例中，上述开口还包括位于相对漏极的所述栅极电 极旁的所述硅层内，且所述源极是选择性成长于所述开口内的宽能隙材料。

在本发明的各个实施例中，上述宽能隙材料包括氮化镓、碳化硅或能隙 大于1.7eV的材料。

在本发明的各个实施例中，上述宽能隙材料的厚度为0.1μm-2μm。

本发明另提供一种半导体结构的制造方法，包括在基板上形成外延结 构，在所述外延结构上形成氧化硅层，然后接合绝缘体上硅层基板与所述外 延结构上的所述氧化硅层，其中所述绝缘体上硅层基板是由第一硅层、绝缘 中间层与第二硅层所构成，所述氧化硅层是与所述第一硅层接触。完全去除 绝缘体上硅层基板的所述绝缘中间层与所述第二硅层，再于所述第一硅层中 形成源极掺杂区与漏极掺杂区。去除部分所述第一硅层与所述氧化硅层，以 形成穿过所述漏极掺杂区的第一开口，并露出所述外延结构。自所述第一开 口内的所述外延结构选择性成长宽能隙材料作为漏极，再于所述源极掺杂区 与所述漏极掺杂区之间形成栅极电极。

在本发明的另一实施例中，上述制造方法还包括去除部分第一硅层与氧 化硅层的同时，形成穿过源极掺杂区的第二开口，并露出所述外延结构。然 后，自所述第二开口内的所述外延结构选择性成长宽能隙材料作为源极。

在本发明的另一实施例中，上述制造方法还包括去除部分第一硅层与氧 化硅层的同时，形成露出外延结构的氮化物器件区域。

在形成所述栅极电极后，在所述氮化物器件区域形成氮化物器件。。