[发明专利]铜互连结构的制作方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种铜互连结构的制作方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而 半导体芯片的集成度越高，半导体器件的特征尺寸(CriticalDimension，CD) 越小。相应的，半导体芯片中的互连结构尺寸也不断减小。

随着特征尺寸的逐渐减小，金属互连结构的RC延迟对器件运行速度的影 响越来越明显，如何减小RC延迟是本领域技术人员研究的热点问题之一。对 此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属 层串联电阻。

现有技术中的一种铜互连结构的制作方法包括：

参考图1，提供基底100，所述基底100中形成有半导体元件(图未示)。 在基底100上形成介质层101，在所述介质层101上形成图形化的掩膜层102， 所述图形化的掩膜层102定义介质层101内通孔的位置与大小。

接着，以图形化的掩膜层102为掩膜刻蚀介质层101，在介质层101内形成 通孔103，通孔103的底部露出基底100中的半导体元件。

结合参考图2和图3，采用化学气相沉积的方法在所述通孔103内填充铜层 104，铜层104高于掩膜层102。

参考图4，采用化学机械研磨的方法将高于掩膜层102的铜层104去除，形 成与基底上的半导体元件相连的铜插塞106。

采用现有技术的方法形成的铜插塞的成本高，形成的铜插塞的性能较差。

发明内容

本发明解决的问题是采用现有技术的方法形成的铜插塞的成本高，形成 的铜插塞的性能较差。

为解决上述问题，本发明提供一种互连结构的制作方法，包括：

提供基底；

在所述基底上形成介质层；

在所述介质层上形成掩膜层，所述掩膜层内具有贯穿自身厚度的开口；

沿所述开口刻蚀所述介质层，在所述介质层内形成通孔，所述通孔的底 部露出所述基底；

采用铜自流工艺在所述通孔内填充满铜层，所述铜层高于所述掩膜层；

去除高于所述掩膜层的铜层，形成铜插塞。

可选的，所述铜层为纯铜层、铜钒合金层、铜铌合金层、铜钯合金层中 的一层或叠层。

可选的，所述铜自流工艺的条件包括：所述铜自流工艺的温度范围为30℃ ～400℃，所述铜自流工艺的真空压力范围为小于等于10^-6Torr，所述铜自流工 艺的时间为20min～40min。

可选的，所述铜层的表面还具有凹槽，所述凹槽的底部高于所述掩膜层， 去除高于所述掩膜层的铜层的步骤包括：

在所述铜层上形成填充层，所述填充层填充满所述凹槽；

采用干法刻蚀的方法去除所述填充层和高于所述掩膜层的铜层，使所述 铜层与所述掩膜层表面齐平。

可选的，所述铜层的表面还具有凹槽，所述凹槽的底部高于所述掩膜层， 去除高于所述掩膜层的铜层的步骤包括：

在所述铜层上形成填充层，所述填充层填充满所述凹槽；

采用干法刻蚀的方法去除部分厚度铜层及全部填充层，使所述凹槽的高 度降低；

继续多次依次重复所述填充及所述干法刻蚀的步骤，直到所述凹槽全部 去除；

所述凹槽被全部去除后，采用干法刻蚀的方法将高于所述掩膜层的剩余 铜层去除，使铜层与所述掩膜层表面齐平。

可选的，所述填充层材料为聚合物和氧化物。

可选的，形成所述聚合物为含氟聚合物。

可选的，形成所述填充层材料为聚合物时，形成所述填充层的方法为沉 积。

可选的，形成所述填充层材料为氧化物时，形成所述填充层的方法为旋 涂。

可选的，所述干法刻蚀的具体工艺条件包括：干法刻蚀压力为 5～100mTorr；干法刻蚀功率为100～1000W；干法刻蚀的偏置电压为0～500V；干 法刻蚀的温度为-100～50℃；干法刻蚀气体包括H₂和Ar，所述H₂的流量为 10～500sccm；所述Ar的流量为100～1000sccm。

与现有技术相比，本发明的技术方案具有以下优点：