[发明专利]铜互连结构的制作方法在审
| 申请号: | 201410604127.4 | 申请日: | 2014-10-30 |
| 公开(公告)号: | CN105633005A | 公开(公告)日: | 2016-06-01 |
| 发明(设计)人: | 张海洋;胡敏达 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 吴敏;骆苏华 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 互连 结构 制作方法 | ||
1.一种铜互连结构的制作方法,其特征在于,包括:
提供基底;
在所述基底上形成介质层;
在所述介质层上形成掩膜层,所述掩膜层内具有贯穿自身厚度的开口;
沿所述开口刻蚀所述介质层,在所述介质层内形成通孔,所述通孔的底部 露出所述基底;
采用铜自流工艺在所述通孔内填充满铜层,所述铜层高于所述掩膜层;
去除高于所述掩膜层的铜层,形成铜插塞。
2.如权利要求1所述的制作方法,其特征在于,所述铜层为纯铜层、铜钒合 金层、铜铌合金层、铜钯合金层中的一层或叠层。
3.如权利要求1所述的制作方法,其特征在于,所述铜自流工艺的条件包括: 所述铜自流工艺的温度范围为30℃~400℃,所述铜自流工艺的真空压力范 围为小于等于10-6Torr,所述铜自流工艺的时间为20min~40min。
4.如权利要求1所述的制作方法,其特征在于,所述铜层的表面还具有凹槽, 所述凹槽的底部高于所述掩膜层,去除高于所述掩膜层的铜层的步骤包括:
在所述铜层上形成填充层,所述填充层填充满所述凹槽;
采用干法刻蚀的方法去除所述填充层和高于所述掩膜层的铜层,使所述铜 层与所述掩膜层表面齐平。
5.如权利要求1所述的制作方法,其特征在于,所述铜层的表面还具有凹槽, 所述凹槽的底部高于所述掩膜层,去除高于所述掩膜层的铜层的步骤包括:
在所述铜层上形成填充层,所述填充层填充满所述凹槽;
采用干法刻蚀的方法去除部分厚度铜层及全部填充层,使所述凹槽的高度 降低;
继续多次依次重复所述填充及所述干法刻蚀的步骤,直到所述凹槽全部去 除;
所述凹槽被全部去除后,采用干法刻蚀的方法将高于所述掩膜层的剩余铜 层去除,使铜层与所述掩膜层表面齐平。
6.如权利要求4或5所述的制作方法,其特征在于,所述填充层材料为聚合 物和氧化物。
7.如权利要求6所述的制作方法,其特征在于,形成所述聚合物为含氟聚合 物。
8.如权利要求7所述的制作方法,其特征在于,形成所述填充层材料为聚合 物时,形成所述填充层的方法为沉积。
9.如权利要求6所述的制作方法,其特征在于,形成所述填充层材料为氧化 物时,形成所述填充层的方法为旋涂。
10.如权利要求4或5所述的制作方法,其特征在于,所述干法刻蚀的具体工 艺条件包括:干法刻蚀压力为5~100mTorr;干法刻蚀功率为100~1000W; 干法刻蚀的偏置电压为0~500V;干法刻蚀的温度为-100~50℃;干法刻蚀气 体包括H2和Ar,所述H2的流量为10~500sccm;所述Ar的流量为 100~1000sccm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410604127.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





