[发明专利]一种嵌入式存储器EMB配置链结构和配置方法

说明书

本发明涉及一种嵌入式EMB配置链结构和配置方法，所述配置链包括:级联连接的至少两个EMB；每个所述EMB包括：配置控制器和静态随机存储器SRAM；根据所述每个EMB的所述配置控制器的控制，将所述EMB配置链的配置数据输入端口的输入数据写入相应的SRAM；并根据当前EMB的所述配置控制器的控制将当前EMB的所述SRAM中存储的数据输出给级联的下一个EMB，或者通过所述EMB配置链的配置数据输出端口输出。

技术领域

本发明涉及集成电路设计技术领域，特别是一种嵌入式存储器EMB配置链结构和配置方法。

背景技术

对于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)芯片来说，FPGA芯片中的嵌入式存储器(EMB)是很重要的一个模块。一般来说，EMB的核心是双端口的静态随机存储器(SRAM)，SRAM外部会有很多的选择器(MUX)来配置SRAM的工作模式，包括位宽、位深、时钟(clock)选择、输出寄存选择等功能。

FPGA芯片上电之后有两种模式：配置模式和用户模式。通常情况下，配置模式时，需要将FPGA芯片内部的各个可配置模块配置成为期望的状态，其中也包括对EMB的配置。通常做法是将EMB的配置端口连接到FPGA内部的配置控制模块进行控制。EMB的配置包括两部分：EMB工作模式的配置和对SRAM初始值的配置。其中EMB工作模式的配置可能采用移位寄存器链进行配置，也可能使用配置存储器进行配置。但是对SRAM初始值的配置是不能采用配置存储器进行配置的，这是因为SRAM的写必须遵照要求的时序才能完成初始值的配置，而使用配置存储器是不能直接完成期望的配置时序；另外初始值的配置长度与SRAM本身的大小有关，比如18Kbit，如此大量的配置数据是不适合使用配置存储器对其进行配置的。

FPGA的配置数据可以存储在片外非易失存储器中，上电之后，FPGA内部的配置控制器读取片外非易失存储器的数据，分析之后按照约定的接口时序分发到不同的配置接口。

但是随着FPGA芯片规模的不断扩大，EMB模块的数目也不断增大，如果将每一个EMB的配置端口都连接到配置控制模块进行控制，这些连线的数量将是非常巨大的，非常不利于FPGA芯片顶层的集成。

发明内容

本发明提供了一种嵌入式存储器EMB配置链结构和配置方法，将EMB以配置链的级联结构集成起来，能够有效减少配置控制器与EMB之间的接口线数量，由此减少了芯片顶层的连线，降低了设计的复杂度。

本发明实施例提供了一种FPGA芯片中嵌入式存储器EMB配置链结构，包括：级联连接的至少两个EMB；

每个所述EMB包括：配置控制器和静态随机存储器SRAM；

根据所述每个EMB的所述配置控制器的控制，将所述EMB配置链的配置数据输入端口的输入数据写入相应的SRAM；并根据当前EMB的所述配置控制器的控制将当前EMB的所述SRAM中存储的数据输出给级联的下一个EMB，或者通过所述EMB配置链的配置数据输出端口输出。

优选的，所述配置控制器包括：配置模式寄存器；

当配置模式选择使能信号cf_ms有效时，每个所述配置模式寄存器接收所述EMB配置链的配置数据输入端口串行输入的输入数据，并分别存储为配置模式选择信号。

进一步优选的，所述配置控制器还包括：旁路寄存器、配置数据寄存器、SRAM写数据寄存器、SRAM读数据寄存器和位置数据寄存器；

当使能信号cf-en有效时，根据当前EMB的所述配置模式选择信号选择所述旁路寄存器、配置数据寄存器、SRAM写数据寄存器、SRAM读数据寄存器或位置数据寄存器中的任一个寄存器工作。

进一步优选的，所述位置数据寄存器中存储的位置数据用于指示所述EMB在所述EMB配置链中的位置信息。