[发明专利]一种嵌入式存储器EMB配置链结构和配置方法

权利要求书

1.一种FPGA芯片中嵌入式存储器EMB配置链结构，其特征在于，所述配置链包括:级联连接的至少两个EMB；

每个所述EMB包括：配置控制器和静态随机存储器SRAM；

所述配置控制器包括：配置模式寄存器；

当配置模式选择使能信号cf_ms有效时，每个所述配置模式寄存器接收所述EMB配置链的配置数据输入端口串行输入的输入数据，并分别存储为配置模式选择信号；

根据所述每个EMB的所述配置控制器的控制，将所述EMB配置链的配置数据输入端口的输入数据写入相应的SRAM；并根据当前EMB的所述配置控制器的控制将当前EMB的所述SRAM中存储的数据输出给级联的下一个EMB，或者通过所述EMB配置链的配置数据输出端口输出。

2.根据权利要求1所述的配置链结构，其特征在于，所述配置控制器还包括：旁路寄存器、配置数据寄存器、SRAM写数据寄存器、SRAM读数据寄存器和位置数据寄存器；

当使能信号cf-en有效时，根据当前EMB的所述配置模式选择信号选择所述旁路寄存器、配置数据寄存器、SRAM写数据寄存器、SRAM读数据寄存器或位置数据寄存器中的任一个寄存器工作。

3.根据权利要求2所述的配置链结构，其特征在于，所述位置数据寄存器中存储的位置数据用于指示当前EMB在所述EMB配置链中的位置信息。

4.根据权利要求3所述的配置链结构，其特征在于，当根据所述配置模式选择信号选择所述SRAM写数据寄存器工作时，所述SRAM写数据寄存器从所述位置数据的下一比特位的输入数据开始，检测所述输入数据的位宽；

当所述位宽达到指定宽度时，将检测所述位宽范围内的输入数据写入SRAM中；

其中，每执行一次写入，向SRAM中写入数据的存储地址递增1。

5.根据权利要求2所述的配置链结构，其特征在于，当根据所述配置模式选择信号选择所述SRAM读数据寄存器工作时，所述SRAM读数据寄存器检测从SRAM的一个存储地址中读取一定位宽的数据，并转为串行输出；

其中，每执行一次读取，从SRAM中读取数据的存储地址递增1。

6.一种如上述权利要求1所述的嵌入式存储器EMB配置链的配置方法，其特征在于，所述方法包括：

对位置数据寄存器进行配置，确定所述EMB配置链中各EMB的级联关系；

当配置模式选择使能信号cf_ms有效时，对配置模式寄存器进行配置；

根据配置模式寄存器输出的配置模式选择信号和使能信号cf-en，选择对配置数据寄存器进行配置，或通过SRAM写数据寄存器对SRAM进行配置，或选择读取配置数据寄存器中的数据，或通过SRAM读数据寄存器读取SRAM中的数据。

7.根据权利要求6所述的方法，其特征在于，当所述EMB配置链中，一个EMB根据当前EMB中的配置模式寄存器输出的配置模式选择信号和使能信号cf-en，选择通过当前EMB中所述SRAM写数据寄存器对所述SRAM进行配置，或通过所述SRAM读数据寄存器读取所述SRAM中的数据时，所述方法还包括：

将所述EMB配置链中，除所述当前EMB之外的其它EMB的配置模式寄存器中的配置模式选择信号配置为用于选择旁路寄存器工作的配置模式选择信号。