[发明专利]电路板及其制作方法有效
申请号: | 201410569679.6 | 申请日: | 2014-10-23 |
公开(公告)号: | CN105592639B | 公开(公告)日: | 2019-01-25 |
发明(设计)人: | 黄昱程 | 申请(专利权)人: | 碁鼎科技秦皇岛有限公司;臻鼎科技股份有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K1/11 |
代理公司: | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人: | 彭辉剑 |
地址: | 066004 河北省*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路板 及其 制作方法 | ||
一种电路板,其包括第一绝缘层、内层导电线路、第二绝缘层、第一导电线路层及第二导电线路层,所述内层导电线路包覆于所述第一绝缘层内,所述第二绝缘层覆盖于所述第一绝缘层和内层导电线路层,所述第一导电线路层形成于第一绝缘层远离所述第二绝缘层的表面,所述第二导电线路层形成于所述第二绝缘层。本发明还涉及一种上述电路板的制作方法。
技术领域
本发明涉及一种电路板及其制作方法
背景技术
由于芯片设计复杂度大幅提高,承载芯片的电路板产品的细线路化已经成为趋势。目前,在设计电路板线路分布时,同一平面上的布线密度较大,电路板上操作空间有限,生产时技术难度较大,难以操控。目前常常通过增加电路板层数来减小布线密度,而此会增加电路板的厚度。
发明内容
有鉴于此,本发明实施例中提供了一种布线密度较小且厚度较小的电路板及其制作方法。
一种电路板的制作方法,包括步骤:提供承载基板及形成于所述承载基板上的第一铜箔层;在所述第一铜箔层上形成多个金属导电凸块;在所述金属导电凸块上形成第一绝缘层,在所述第一绝缘层上形成第二铜箔层,从而形成第二多层基板;除去承载基板,形成第一基板;将所述第一基板的第一铜箔层全部蚀刻掉,并蚀刻减薄所述多个金属导电凸块使所述多个金属导电凸块被第一绝缘层相间隔,形成内层导电线路,同时将所述第二铜箔层减薄;在所述内层导电线路上形成第二绝缘层,且所述第二绝缘层覆盖于所述第一绝缘层表面,在所述第二绝缘层上形成第三铜箔层;及将所述第二铜箔层制作形成第一导电线路层,将所述第三铜箔层制作形成第二导电线路层,从而形成电路板。
一种电路板,其包括第一绝缘层、内层导电线路、第二绝缘层、第一导电线路层及第二导电线路层,所述内层导电线路包覆于所述第一绝缘层内,所述第二绝缘层覆盖于所述第一绝缘层和内层导电线路层,所述第一导电线路层形成于第一绝缘层远离所述第二绝缘层的表面,所述第二导电线路层形成于所述第二绝缘层。
相比于现有技术,本发明实施例中通过半蚀刻的方法减薄第二铜箔层,同时在第一绝缘层内形成内层导电线路,然后在内层导电线路上形成第二绝缘层,于绝缘层两侧亦形成第一导电线路层和第二导电线路层,这样就相当于在绝缘层内部形成线路,再形成盲孔使第一导电线路层和第二导电线路层均与内层导电线路电性连接,即在不增厚电路板亦不增加电路板层数的情况下,减小了布线密度。
附图说明
图1是本实施例提供的第一多层基板的剖面示意图。
图2是在图1中形成第一干膜层的剖面示意图。
图3是在图1中形成第二铜箔层的剖面示意图。
图4是在图3中第二铜箔层上形成第一绝缘层和第二铜箔层的剖面示意图。
图5是切割图4中多层基板边缘处的剖面示意图。
图6是去除图5中承载基板并形成第一基板的剖面示意图。
图7是形成第三铜箔层和内层导电线路的剖面示意图。
图8是在图7中内层导电线路上形成第二绝缘层和第五铜箔层的剖面示意图。
图9是在图8中形成第一盲孔和第二盲孔的剖面示意图。
图10是在图9中形成第二干膜和第三干膜的剖面示意图。
图11是在图9中形成第一导电盲孔和第二导电盲孔的剖面示意图。
图12是形成第一导电线路层和第二导电线路层的剖面示意图。
图13是在图12中形成第一防焊层、第二防焊层以及导电膏的剖面示意图。
主要组件符号说明
电路板 10
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于碁鼎科技秦皇岛有限公司;臻鼎科技股份有限公司,未经碁鼎科技秦皇岛有限公司;臻鼎科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410569679.6/2.html,转载请声明来源钻瓜专利网。