[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。其制作方法包括：首先提供一基底，然后形成多个栅极结构于基底上，形成一第一停止层于栅极结构上，形成一第二停止层于第一停止层上，形成一第一介电层于第二停止层上，形成多个第一开口于第一介电层中并暴露第二停止层，形成多个第二开口于第一介电层及第二停止层中并暴露第一停止层以及去除部分第二停止层及部分第一停止层以暴露出栅极结构。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种利用四道光刻暨蚀刻制作工艺于介电层中形成开口的方法。

背景技术

近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin fieldeffect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

然而，在现有的鳍状场效晶体管元件制作工艺中，结合金属栅极与接触插塞等元件的制作工艺时仍因光学的限制遇到一些瓶颈，例如所形成的接触插塞常因所设置的位置不佳而直接贯穿金属栅极，影响元件的整体电性表现。因此如何改良现有鳍状场效晶体管制作工艺与架构即为现今一重要课题。

发明内容

为解决上述问题，本发明优选实施例公开一种制作半导体元件的方法。首先提供一基底，然后形成多个栅极结构于基底上，形成一第一停止层于栅极结构上，形成一第二停止层于第一停止层上，形成一第一介电层于第二停止层上，形成多个第一开口于第一介电层中并暴露第二停止层，形成多个第二开口于第一介电层及第二停止层中并暴露第一停止层以及去除部分第二停止层及部分第一停止层以暴露出栅极结构。

本发明另一实施例公开一种半导体元件，包含一基底、多个栅极结构设于基底上、一层间介电层环绕栅极结构、一第一停止层设于层间介电层及栅极结构上、一第一介电层设于第一停止层上、一第二停止层设于第一介电层上、一第二介电层设于第二停止层上、多个第一接触插塞设于层间介电层、第一停止层及第一介电层中并电连接至基底中的一源极/漏极区域、多个第二接触插塞设于第二停止层及第二介电层中并电连接至第一接触插塞以及多个第三接触插塞设于第一停止层、第一介电层、第二停止层及第二介电层中并电连接至栅极结构。

附图说明

图1至图4为本发明第一实施例制作一半导体元件的方法示意图；

图5至图8为本发明另一实施例制作半导体元件的方法示意图；

图9至图12为本发明另一实施例制作半导体元件的方法示意图。

主要元件符号说明

12 基底 14 鳍状结构

16 浅沟隔离 18 金属栅极

20 金属栅极

24 间隙壁 26 源极/漏极区域

28 外延层 30 接触洞蚀刻停止层

32 层间介电层 34 功函数金属层