[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有多个鳍形有源区和位于所述鳍形有源区之间的隔离区；在所述隔离区和所述鳍形有源区上沉积伪栅极层；在所述伪栅极层上沉积掩膜层；平坦化所述掩膜层；透过所述掩膜层向所述伪栅极层进行离子注入并且退火；移除所述掩膜层；以及平坦化所述伪栅极层。根据本发明提供的半导体器件的制造方法，结合了离子注入来对伪栅极层进行平坦化。离子注入条件可以影响CMP工艺对伪栅极层的移除速度。本方法可以改善伪栅极顶部的粗糙度，有利于半导体器件中的金属栅极的制作，从而有利于改进半导体器件的性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体集成电路的集成度不断提高，CMOS器件的特征尺寸越来越小。随着栅极尺寸缩短至几十纳米，高k/金属栅极工艺逐渐取代多晶硅/SiO₂工艺而成为业界主流。与此同时，随着器件特征尺寸的缩小，平面体硅CMOS器件遇到了严重的挑战，不断增加的亚阈值电流和栅介质泄漏电流成为阻碍CMOS工艺进一步发展的主要因素。为了克服这些问题，各种新的结构器件应运而生，而鳍形场效应晶体管(FinFET)被认为是最有可能替代平面体硅CMOS器件的结构之一。在采用常规的FinFET器件的制造方法所制造出来的栅极结构中，鳍形有源区密集的部分之上的多晶硅栅极的顶部的高度大于鳍形有源区稀疏的部分之上的多晶硅栅极顶部的高度。因此，制备出来的多晶硅栅极的表面高低不平，从而不能作为后高k/金属栅工艺的伪栅极来制备高k/金属栅晶体管器件的金属栅。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有多个鳍形有源区和位于所述鳍形有源区之间的隔离区；在所述隔离区和所述鳍形有源区上沉积伪栅极层；在所述伪栅极层上沉积掩膜层；平坦化所述掩膜层；透过所述掩膜层向所述伪栅极层进行离子注入并且退火；移除所述掩膜层；以及平坦化所述伪栅极层。

可选地，所述掩膜层为SiN层或氧化物层。

可选地，在平坦化所述掩膜层的步骤中，使得所述掩膜层与所述伪栅极层的顶部最高处齐平。

可选地，所述隔离区包括浅沟槽隔离结构。

可选地，所述伪栅极层为多晶硅层。

可选地，采用干法刻蚀或湿法刻蚀工艺移除所述掩膜层。

根据本发明的另一方面，提供了一种根据上述方法制造的半导体器件。

根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。

根据本发明提供的半导体器件的制造方法，结合了离子注入来对伪栅极层进行平坦化。离子注入条件可以影响化学机械抛光(CMP)工艺对伪栅极层的移除速度。由于掩膜层的存在，伪栅极层的凸出部分注入的离子浓度高，CMP移除速度快。反之，伪栅极层的凹陷部分注入的离子浓度低，CMP移除速度慢。因此，本方法可以改善伪栅极顶部的粗糙度，有利于半导体器件中的金属栅极的制作，从而有利于改进半导体器件的性能。

为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1a-1g示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及

图2示出根据本发明实施例的半导体器件的制造方法的流程图。

具体实施方式