[发明专利]一种多芯片集成电路抗冲击封装结构

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种多芯片集成电路抗冲击封装结构。

背景技术

内部灌封是提高混合集成电路抗冲击水平的重要手段，为保证灌封效果，电路整体灌封通常均采用硬质材料灌封方式，其目的是吸收、分散电路内部基板、元件承受的高过载冲击应力，以提高电路整体抗冲击能力。由于整体灌封均采用硬质材料，这种灌封在环境应力(尤其是温度变化应力)作用下容易损伤引线键合和芯片表面，例如，会导致键合线断裂、键合点互连失效等，混合集成电路中裸芯片较多，很容易由此导致电路的性能参数失效。

发明内容

本发明的目的就是为了解决现有的集成电路整体硬质材料灌封结构，在环境应力作用下容易损伤引线键合和芯片表面的缺点，提供一种多芯片集成电路抗冲击封装结构。

为了实现上述目的，本发明采用如下技术方案

一种多芯片集成电路抗冲击封装结构，包括壳体以及其中连接的基板，其特征在于：

a、将裸芯片和引线键合区集中布置在基板上；

b、采用陶瓷或金属盖帽粘接在基板表面，使裸芯片及引线键合区置入盖帽内部，盖帽顶部开有小孔；

c、盖帽内灌封软质封装材料；

d、壳体内集成电路其它部分整体灌封硬质封装材料。

上述技术方案中，所述的硬质封装材料是现有技术，典型的是环氧树脂。所述的软质封装材料，典型的是硫化硅橡胶。

本发明的优点在于：

(1)采用了复合灌封方式，一方面，局部软质材料灌封能够保护芯片和引线键合在环境应力(尤其是温度变化应力)下不受损伤；另一方面，又能发挥整体硬质灌封的抗冲击防护作用。

(2)盖帽保护结构能够有效防止硬质材料对软质材料的挤压影响和温度应力影响，使芯片和引线键合得到进一步的保护，提高了产品的组装可靠性。

附图说明

图1是本发明的多芯片集成电路基板表面组装俯视图；

图2是图1中集成电路内部灌封结构示意图。

具体实施方式

　　 (1) 如图1所示，先将裸芯片1和引线2键合区集中布置在电路基板3中部，在裸芯片键合区周边预留盖帽粘接区4。完成裸芯片1与基板3之间的引线2键合组装、基板3与外壳底座12组装、基板与外壳引线5之间的电连接，以及基板上其它元件6组装。其中，基板3与外壳引线5采用常规的套装互连方式，即基板3边缘设有通孔，外壳引线5穿过通孔，且用导电材料7（导电环氧或焊料等）在通孔周边实现引线与通孔焊盘的互连。 

(2) 制作盒体结构的盖帽8，盖帽顶部开有小孔9，盖帽材料可用陶瓷或金属等刚性材料。用粘接材料13将盖帽粘接在裸芯片键合区周边的粘接区4位置上，使裸芯片及其引线键合置于盖帽内部。

  (3) 用连续滴注或注射等方式通过盖帽上面的小孔9，将软质材料10注入盖帽内（所述的软质封装材料，典型的是硫化硅橡胶），固化后即完成盖帽内灌封。然后再用硬质材料11对外壳12内电路其它部分进行整体灌封。

(4) 这种灌封结构的产品外壳端面可以加盖密封，也可不加盖密封。