[发明专利]MTP器件及其制造方法

说明书

本申请提供了一种MTP器件及其制造方法。该MTP器件包括逻辑电路区和外围电路区，逻辑电路区包括逻辑单元和电容器单元，电容器单元包括：P阱，设置在P型半导体衬底中；浅沟槽隔离结构，设置在P阱中；N型扩散区，设置在浅沟槽隔离结构两侧的P阱中，N型扩散区的深度小于浅沟槽隔离结构的深度。与现有技术相同N型扩散区也是作为电容器的一个极板使用，电容器单元中相邻电容器的N型扩散区之间完全被浅沟槽隔离结构隔离，避免了形成于N阱中导致N阱为漏电流形成通道的弊端；同时，电容器的P阱还实现了N型扩散区与P型半导体衬底的绝缘，因此即使相邻电容器在编程时所承受的电压不同，其间距进一步缩小后也能够避免漏电流的产生。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种MTP器件及其制造方法。

背景技术

MTP(多次可编程)器件是属于可多次重复使用的器件，允许用户对其进行多次编程、修改或设计。通常，为了形成MTP器件，将基于标准互补金属氧化物半导体(CMOS)的逻辑工艺步骤为基础，将另外的制作电容器的工艺步骤结合在逻辑工艺步骤中。目前一种常规形成MTP器件的工艺流程包括：

在P型半导体衬底100中形成图1所示的浅沟槽隔离(STI)结构101，其中半导体衬底100包括用于制作形成MTP器件的逻辑电路区Ⅰ和外围电路区Ⅱ的两部分衬底；

在图1所示的P型半导体衬底100表面形成图2所示的牺牲氧化层(SAC Oxide)201；

在图2所示的P型半导体衬底100表面形成第一光刻胶掩膜301，并对半导体衬底100进行P型离子注入，形成图3所示的P阱(P W)103；

在图3所示的P型半导体衬底100表面形成第二光刻胶掩膜302，并对半导体衬底100进行N型离子注入，形成图4所示的N阱(N W)104；

去除图4所示的牺牲氧化层201，在P型半导体衬底100表面形成图5所示的栅氧层202；

在图5所示的所述栅氧层202上设置多晶硅，并对多晶硅进行刻蚀，形成图6所示的浮栅203；

对图6所示的P型半导体衬底100进行轻掺杂漏注入(LDD)，形成图7所示的超浅结105；

在图7所示的浮栅203的侧壁上设置图8所示的侧墙204；

对图8所示的P型半导体衬底100进行源漏注入，形成图9所示的逻辑单元的源极106和漏极107以及电容器的N型扩散区108。

采用上述工艺形成的MTP器件中，相邻电容器在编程时所承受的电压不同，因此容易产生漏电流，目前减少漏电流的常规方法是增加相邻电容器单元的NW的间距，即增加相邻电容器单元的浅沟槽隔离结构的特征尺寸D₁，这就意味着MTP器件的尺寸将难以降低，因此难以满足小尺寸MTP芯片的要求。

发明内容

本申请旨在提供一种MTP器件及其制造方法，以解决现有技术中MTP器件尺寸难以满足小尺寸器件要求的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MTP器件，包括逻辑电路区和外围电路区，逻辑电路区包括逻辑单元和电容器单元，电容器单元包括：P阱，设置在P型半导体衬底中；浅沟槽隔离结构，设置在P阱中；N型扩散区，设置在浅沟槽隔离结构两侧的P阱中，N型扩散区的深度小于浅沟槽隔离结构的深度。

进一步地，上述N型扩散区的深度为浅沟槽隔离结构的深度的30～80％。

进一步地，上述浅沟槽隔离结构的特征尺寸为0.3～1.2μm。

进一步地，上述N型扩散区中的N型离子为剂量为1E14～5E14atoms/cm³的磷或砷。