[发明专利]一种阶梯型时钟信号产生电路

权利要求书

1.一种阶梯型时钟信号产生电路，其特征在于，所述阶梯型时钟信号产生电路包括：

第一电平转换器，包括第一输入端、第二输入端、第三输入端及第一输出端，所述第一电平转换器的第一输入端接收第一时钟信号，所述第一电平转换器的第二输入端接收参考高电压，所述第一电平转换器的第三输入端接收参考低电压，所述第一电平转换器的第一输出端输出第一输出信号，所述第一电平转换器用于根据所述参考高电压及所述参考低电压的幅值转换所述第一时钟信号的电平；

开关模块，用于接收第一直流电压及所述第一输出信号，且所述开关模块的输出端在所述第一直流电压大于所述第一输出信号时输出所述第一直流电压，在所述第一直流电压小于所述第一输出信号时输出所述第一输出信号；以及

第二电平转换器，包括第四输入端、第五输入端、第六输入端及第二输出端，所述第二电平转换器的第四输入端接收第二时钟信号，所述第二电平转换器的第五输入端与所述开关模块的输出端相连，所述第二电平转换器的第六输入端接收所述参考低电压，所述第二电平转换器的输出端输出阶梯型信号；

其中，所述第一直流电压大于所述参考低电压且小于所述参考高电压。

2.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述开关模块包括：

第一开关元件，所述第一开关元件接收所述第一直流电压；及

第二开关元件，所述第二开关元件接收所述第一电平转换器输出的第一输出信号；

其中，当所述第一输出信号高于所述第一直流电压时，所述第一开关元件导通，且所述第二开关元件截止，当所述第一输出信号低于所述第一直流电压时，所述第二开关元件导通，且所述第一开关元件截止。

3.如权利要求2所述的阶梯型时钟信号产生电路，其特征在于，所述第一开关元件为二极管，所述第一开关元件包括第一阳极及第一阴极，所述第一开关元件的第一阳极与所述第一电平转换器的第一输出端相连，所述第一开关元件的第一阴极与所述第二电平转换器的第五输入端相连。

4.如权利要求2所述的阶梯型时钟信号产生电路，其特征在于，所述第二开关元件为二极管，所述第二开关元件包括第二阳极及第二阴极，所述第二开关元件的第二阳极接收第一直流电压，所述第二开关元件的第二阴极与所述第一开关元件的第一阴极相连。

5.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的上升沿处于相同时刻。

6.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的上升沿处于不同时刻。

7.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的下降沿处于相同时刻。

8.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的下降沿处于不同时刻。