[发明专利]基于二极管选择的存储器的快速读取方法

说明书

技术领域

本发明涉及一种半导体存储器，更确切的说，本发明旨在提供一种针对基于二极管选通存储器的快速读取方法。

背景技术

存储器的读取速度是影响存储器性能的重要指标之一。众所周知的是，静态随机读取存储器(SRAM)作为片上存储器，其读取速度非常快，如附图1A所示的6T存储器，这是因为SRAM存储单元在读取时，存储节点无需预充电，位线BL和位线BLb端提前预充电至一个提供的电源电压VDD，当地址线通过地址译码器打开字线WL时，差分感应放大器SA感应到位线BL和BLb上电压变化从而快速读出SRAM存储单元的值，一般SRAM的读取速度可达到纳秒级。而且SRAM由于存储节点始终保持数据，导致功耗较大，以及一旦存储器掉电之后存储数据将全部丢失。

另一种典型的存储器，正如附图1B所示的带有控制栅和浮栅的一个闪存结构，闪存是一种长寿命的非易失性存储器，由具浮动栅的MOS管组成，并以浮动栅极是否带电来表示数据“1”和数据“0”，因为雪崩诱发的电子可透过该一遂穿氧化层进入浮栅层中，并予以存储。当需读取该一闪存单元时，首先要向栅电极施加一定电压，在栅电极施加电压的状态时向漏极施加电压，浮栅层中是否储存有电子决定了源极和漏极之间电流的大小，最后通过电流感应放大器读出数据。对该一闪存存储单元的读取速度相对于SRAM来说要慢得多，首先是因为对一闪存存储单元进行读操作时，需要对其栅极和漏极进行充电，其次，根据电流大小区分高低电平的电流感应放大器比SRAM差分对感应放大器的感应灵敏度要低得多。一般闪存的读取速度远低于SRAM。

此外，一种基于二极管选择的存储器如图2所示，通过控制二极管是否与位线BL连接来存储数据。通常这种基于二极管选择的存储器的读取方法与前述闪存类似，首先对需要读取数据的字线放电并对需要读取数据的位线充电，保证位线电压要高于字线电压从而使字线和位线之间的二极管能够导通，如果二极管连接到位线，那么选中的位线就会通过二极管向字线放电，如果二极管没有连接到位线，那么位线的电压就会保持，然后通过感应放大器感应位线的电压或者电流变化从而读出存储单元数据。显然，与前述该一闪存单元类似，该基于二极管选择的存储器的读取速度也会很略显稍慢，与预期目标不符。

发明内容

在本发明的可选实施例中，一种基于二极管选择的存储器的读取方法，包括以下步骤：步骤S1、在存储单元处于等待读取阶段，将存储器每条位线均偏置至第一电压值，和将存储器每条字线均偏置至第二电压值，设定第二电压值不低于第一电压值并迫使存储单元中耦合在字线与位线间的二极管被钳制于零偏置或反偏置状态；步骤S2、拉低一被选中读取的存储单元之二极管阴极端所耦合的字线的电位，同步感应被选中读取的存储单元之二极管阳极端所耦合的位线的电位变化，读出被选中读取的存储单元所存储的数据信息。

上述方法，被选中读取的存储单元耦合在第一字线和第一位线间，其二极管阴极端连接到第一字线；在步骤S2中：当感应出第一位线电位由第一电压值下降，二极管阳极端设为实连于第一位线，籍此读出被选中读取的存储单元存储的第一逻辑态；或者当感应出第一位线电位被维持在第一电压值水准，二极管阳极端设为虚连于第一位线，籍此读出被选中读取的存储单元存储的与第一逻辑态相反的第二逻辑态。

上述方法，在存储单元存储第一逻辑态的条件下，第一字线在一个放电时间段T1内由第二电压值降低至第三电压值；以及在放电时间段T1结束后紧接着的一个维持时间段T2内第一位线仍然持续保持第一电压值，直至维持时间段T2结束后第一位线开始放电，并在维持时间段T2结束后紧接着的一个放电时间段T3内第一位线完成放电；在第一位线开始放电后但完成放电前的一个时间节点上，一个感应放大器感应出第一位线的电位变化并输出翻转信号。

上述方法，在一种可选实施例中，所述的第一电压值比存储单元中二极管的正向开启阈值大0.2～1V。上述方法，在步骤S2中，拉低选中读取的存储单元之二极管阴极端所耦合的字线的电位至为第三电压值，例如零电位。