[发明专利]三层架构的可配回路全数字式电能质量监测装置及方法

权利要求书

1.一种三层架构的可配回路全数字式电能质量监测装置，其特征在于，包括数据处理单元、DSP计算单元、FPGA前置单元，所述数据处理单元与所述DSP计算单元相连，所述DSP计算单元与所述FPGA前置单元相连。

2.根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：该可配回路全数字式电能质量监测装置前端包括合并单元，所述FPGA前置单元与所述合并单元连接，所述FPGA前置单元用于对合并单元传输过来的数据信号进行解码、数据重采样，并上传给所述DSP计算单元；

所述DSP计算单元用于接收所述FPGA前置单元上传的采样数据，利用采样数据完成电能质量的分析；

所述数据处理单元用于对所述DSP计算单元上传的计算结果完成统计、管理存储、通信传输、人机交互、以及遥控遥信。

3.根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：所述FPGA前置单元包括二阶巴特沃兹滤波器，通过二阶巴特沃兹滤波器滤除原始数字采样数据的谐波分量得到基波信号；

对基波信号采样过零点算法确定每周波点数，根据采样点间隔，换算基波周期，然后换算成基波频率，实现了软件测频；

得到频率之后，判断频率是否偏离工频，如果偏离大于一个阈值，那么对设定时间内的数据进行二阶牛顿插值；

根据基波频率确定重采样间隔，根据重采样间隔，采样二阶牛顿插值对原始数字采样值进行重采样。

4.根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：该可配回路全数字式电能质量监测装置能够处理高达每周波512点的高速采样数据，并最多可同时监测16回路的电能质量。

5.根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：所述数据处理单元分别与存储器、显示器、按键相连；所述FPGA前置单元与所述合并单元通过光纤以太网连接。

6.根据权利要求5所述的可配回路全数字式电能质量监测装置，其特征在于：所述显示器为彩屏液晶显示器，该可配回路全数字式电能质量监测装置还包括与所述数据处理单元相连的GPS对时接口。

7.根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：所述数据处理单元与所述DSP计算单元通过内部以太网相连，所述DSP计算单元与所述FPGA前置单元通过FPGA内部实现的双口RAM相连。

8.根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：每个FPGA前置单元与一个DSP计算单元组成一个测量模块，每个测量模块能够进行4个回路的电能质量监测，用户根据现场实际情况进行测量模块的配置。

9.一种采用权利要求1至8任一项所述可配回路全数字式电能质量监测装置进行数字式电能质量监测的方法，其特征在于，首先接收原始采样数据包，按照61850 9-2协议对原始采样数据包进行解码获取原始采样值，然后对原始采样数据进行低通滤波以及过零判断获得基波频率，根据基波频率多原始采样数据进行重采样，最后把预处理后的数据上传给DSP计算单元，FPGA前置单元的每个模块都是由触发标志触发，这样分配负荷后能够满足每个FPGA前置单元在20ms内完成4合并单元4回路24通道的24×512点原始采样数据的重采样以及谐波分析。

10.根据权利要求9所述的方法，其特征在于：所述FPGA前置单元包括解码模块，所述FPGA前置单元包括执行如下步骤：

首先当系统接收到有效的9-2报文后，解码模块立即进行一次解码操作，解码后的数据缓存到FIFO中，然后解码模块进入到空闲状态，等待下一次有效9-2报文到来；

当10个周波的报文数据接收完成后，会触发一次与谐波相关的计算过程，这一系列计算是并行进行的：

谐波计算之前首先需要进行原始采样数据的重采样，重采样包括两个步骤：

首先为基波频率的测量，通过对FIFO中的原始采样数据进行滤波得到基波信号，基波信号输入到频率测量模块，频率测量模块采用过零点判断法计算基波频率，这两个模块是同步工作的；

当频率计算完毕后，锁存频率结果输出，触发插值重采样模块对原始采样数据进行重采样；

谐波分析模块对重采样后的采样值进行谐波分析，谐波分析完成后，重采样后的采样值和谐波的计算结果，就从双口RAM传递给DSP计算单元。