[发明专利]半导体存储器件、包括其的存储系统及其操作方法在审
| 申请号: | 201410527760.8 | 申请日: | 2014-10-09 | 
| 公开(公告)号: | CN105321562A | 公开(公告)日: | 2016-02-10 | 
| 发明(设计)人: | 具旼奎;许炫;李东奂 | 申请(专利权)人: | 爱思开海力士有限公司 | 
| 主分类号: | G11C16/02 | 分类号: | G11C16/02;G11C16/06 | 
| 代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;许伟群 | 
| 地址: | 韩国*** | 国省代码: | 韩国;KR | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 半导体 存储 器件 包括 存储系统 及其 操作方法 | ||
1.一种半导体存储器件,包括:
多个存储单元,其耦接在源极线与位线之间;
电压发生电路,其适于在擦除操作期间将擦除电压施加至所述源极线;以及
读写电路,其通过选择晶体管耦接至所述位线,并且适于在所述擦除操作期间将操作电压施加至所述选择晶体管的第一节点。
2.如权利要求1所述的半导体存储器件,其中,所述选择晶体管在所述擦除操作期间处于关断状态以断开所述读写电路与所述位线的连接。
3.如权利要求1所述的半导体存储器件,其中,所述选择晶体管的第二节点耦接至所述位线,并且所述第二节点的电位在所述擦除操作期间增加了所述擦除电压。
4.如权利要求1所述的半导体存储器件,其中,所述读写电路包括多个页缓冲器,
所述多个页缓冲器中的每个包括:
位线选择单元,其耦接在所述位线和感测节点之间,并且包括所述选择晶体管;以及
预充电单元,其耦接至所述感测节点,并且适于将所述操作电压施加至所述感测节点。
5.一种半导体存储器件,包括:
多个存储串,其耦接在相应的位线与公共源极线之间;
电压发生电路,其适于在擦除操作期间将擦除电压施加至所述公共源极线;
位线选择晶体管,其耦接至所述相应的位线;以及
操作电压施加电路,其适于在所述擦除操作期间将操作电压施加至所述位线选择晶体管中的每个的源区。
6.如权利要求5所述的半导体存储器件,其中,所述位线选择晶体管在所述擦除操作期间处于关断状态。
7.如权利要求5所述的半导体存储器件,其中,所述位线选择晶体管中的每个的漏区的电位增加了在所述擦除操作期间施加的所述擦除电压。
8.一种操作半导体存储器件的方法,所述方法包括:
在耦接在源极线与位线之间的多个存储单元的擦除操作期间,将擦除电压施加至所述源极线;以及
在所述擦除操作期间,将操作电压施加至与所述位线的一个节点耦接而不与所述多个存储单元耦接的选择晶体管的源区。
9.一种存储系统,包括:
半导体存储器件,其包括多个存储单元,所述多个存储单元串联耦接在源极线与位线之间,并且通过所述位线耦接至选择晶体管的第一节点;以及
控制器,其适于响应于擦除命令而通过将擦除电压施加至所述选择晶体管的第二节点控制所述半导体存储器件以执行擦除操作。
10.一种半导体存储器件,包括:
多个存储单元,其耦接在源极线与位线之间;
读写电路,其通过位线选择单元耦接至所述位线,并且适于从所述多个存储单元读取数据和将数据写入所述多个存储单元,
电压发生电路,其适于在擦除操作期间将第一电压施加至所述源极线,
其中,在所述擦除操作期间,所述读写电路将与所述第一电压有预定的电压差的第二电压施加至所述位线选择单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410527760.8/1.html,转载请声明来源钻瓜专利网。





