[发明专利]一种FPGA实现中时钟歪斜的快速修复方法有效
| 申请号： | 201410527472.2 | 申请日： | 2014-10-09 |
| 公开（公告）号： | CN104268352B | 公开（公告）日： | 2017-03-22 |
| 发明（设计）人： | 杨松芳;张勇;常迎辉;曾明;田素雷;吕杰 | 申请（专利权）人： | 中国电子科技集团公司第五十四研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 河北东尚律师事务所13124 | 代理人： | 王文庆 |
| 地址： | 050081 河北省石家庄*** | 国省代码： | 河北;13 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 fpga 实现 时钟 歪斜 快速 修复 方法 | ||
【权利要求书】：
1.一种FPGA实现中时钟歪斜的快速修复方法，其特征在于包括以下步骤：
S1：对FPGA设计源码进行逻辑综合以及布局布线，得到初始的布局布线图；
S2：对初始的布局布线图进行时序分析得到初始的时序报告，查看初始的时序报告的内容来判断时序是否收敛；若时序收敛，则完成时钟歪斜修复；若时序不收敛，则执行步骤S3；
S3：在主时钟路径中插入延迟链；
S4：将FPGA设计中不用修改的模块设置为隔离模块，再次进行逻辑综合以及布局布线，得到新的布局布线图；
S5：对新的布局布线图进行时序分析得到新的时序报告，查看新的时序报告的内容来判断时序是否收敛；若时序收敛，完成时钟歪斜修复；若时序仍旧不收敛，分析主时钟网络与分频时钟网络的延迟差，转到步骤S3。
2.权利要求1所述的一种FPGA实现中时钟歪斜的快速修复方法，其特征在于：所述步骤S3中，在主时钟路径插入延迟链具体为：首先在主时钟路径上插入由多个普通缓冲器组成的延迟链来调整主时钟的延迟时间，并在延迟链之后插入一个全局缓冲器；然后通过逻辑锁定功能将时钟模块锁定在FPGA中被布局布线的设定区域，并手动给时钟分配全局缓冲器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所，未经中国电子科技集团公司第五十四研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410527472.2/1.html，转载请声明来源钻瓜专利网。
