[发明专利]钨电极的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种钨电极的形成方法。

背景技术

随着集成电路(简称IC)制造技术的飞速发展，传统集成电路的工艺节点逐渐减小，集成电路器件的尺寸不断缩小，在一片晶圆上，半导体元件的数量不断增加，为此集成电路制备工艺不断革新以提高集成电路器件的性能。

如为了满足半导体元件数量增多的要求，在一片晶圆上往往包括多层结构的半导体元件，而相邻层的半导体元件通过金属互连结构实现电连接，从而在特定面积的芯片上增加半导体元件数量，提高半导体器件的集成度。

参考图1现有的多层结构的半导体器件的制备过程包括：

在半导体衬底10上形成晶体管11后，在晶体管11周边包覆介质层13；在介质层13内开设导通晶体管11源漏区12的通孔，并向通孔内填充钨以形成钨电极14。之后，在所述晶体管11以及介质层13上形成层间介质层15，并在层间介质层15内开设导通所述晶体管11的栅极以及金属插塞14的通孔后，向该通孔内填充铝和钨等材料形成插塞16和17；之后再于所述层间介质层15上形成与所述插塞16和17连接的半导体元件……依此重复，从而在同一半导体衬底上形成多层结构的半导体元件。

然而，随着集成电路的工艺节点不断减小，开设于介质层内的通孔的深宽比增加，因而，参考图2，如在向介质层13内的通孔中填充钨141时，会在介质层通孔的钨层形成空隙18，从而影响后续形成的钨电极的性能。

为了克服上述缺陷，结合参考图3，在向所述介质层13的通孔内填充钨后，会采用刻蚀工艺重新打开所述通孔以去除通孔中空隙18，之后再向新形成的开口19内填充钨142。

通过上述工艺可明显减小最终形成于导电形成填充有部分钨的空隙体积，改善后续形成的钨电极的性能。但实际操作中，参考图4，因为开口19的深宽比仍较大，在向所述开口19内填充钨142时，依然会形成空隙181，因而形成的钨电极性能依然无法满足不断提高的半导体器件发展要求。

为此，如何进一步提高钨电极的性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种钨电极的形成方法，以提高钨电极的性能。

为解决上述问题，本发明一种钨电极的形成方法，包括：

提供半导体基底，在所述半导体基底内形成第一开口；

在所述第一开口的侧壁和底部以及所述半导体基底表面形成钨层；

去除所述半导体基底表面的钨层，至少保留位于所述第一开口底部的部分厚度的钨层；

以所述第一开口内剩余钨层作为成核层继续形成钨，至填充满所述第一开口，形成钨电极。

可选地，在所述第一开口的侧壁和底部以及所述半导体基底表面形成钨层的步骤包括：

所述钨层填充所述第一开口；

去除所述半导体基底表面的钨层，至少保留位于所述第一开口底部的部分厚度的钨层的步骤包括：

采用干法刻蚀去除所述半导体基底表面的钨层，并且在所述第一开口的钨层内形成第二开口。

可选地，所述第二开口的深宽比小于所述第一开口的深宽比。

可选地，所述第二开口的顶端开口尺寸大于底部开口尺寸。

可选地，去除所述半导体基底表面的钨层的步骤为：采用干法刻蚀去除所述半导体基底表面的钨层。

可选地，所述干法刻蚀的刻蚀气体流量为3～40sccm。

可选地，所述干法刻蚀的温度为30～100℃，功率为300～900W，气压为0.1～1torr。

可选地，所述干法刻蚀的刻蚀气体包括NF₃。

可选地，以所述第一开口内剩余钨层作为成核层继续形成钨的步骤包括：采用热化学气相沉积法，以所述第一开口内剩余钨层作为成核层继续形成钨。

可选地，所述热化学气相沉积法的工艺包括：

以H₂和WF₆作为反应气体，气压为20～60torr，温度为350～450℃。

可选地，所述H₂与WF₆的流量比为10:1～30:1。

可选地，所述H₂的流量为5000～15000sccm，WF₆的流量为200～600sccm。

可选地，在所述第一开口的侧壁和底部以及所述半导体基底表面形成钨层的步骤包括：在所述第一开口的侧壁和底部以及所述半导体基底表面形成成核层；之后，在所述成核层的基础上继续形成钨，以形成所述钨层。