[发明专利]布局及其制造方法

说明书

本发明涉及布局及其制造方法。提供了一种布局。该布局可以包括：管芯，该管芯包括位于管芯的第一侧上的至少一个电子部件及第一端子和位于与管芯的第一侧对置的第二侧上的第二端子，其中第一侧是管芯的主处理侧，并且管芯还包括位于第二侧上的至少一个第三端子；第一导电结构，提供通过管芯从位于管芯的第二侧上的第三端子到第一侧的电流流动；第二导电结构，位于管芯的第一侧上，在横向上使第二端子与第一导电结构耦合；以及密封材料，至少布置于管芯的第一侧上，覆盖第一端子和第二导电结构。

技术领域

各种实施例一般地涉及一种布局（arrangement）和制造该布局的方法。

背景技术

采用诸如通用串行总线（USB）3.0、高清晰度多媒体接口（HDMI）或者Thunderbolt的功率接口导致提高对静电放电保护二极管（ESD保护二极管）的要求。为了在静电放电情况下保持最佳保护，需要将保护二极管的本征电阻降低到最小。在瞬态电压抑制（TVS）二极管的原理中，二极管下面的硅（Si）产生二极管的内阻的主要部分。因此，较薄的硅提高二极管的性能。当前，这种产品的传统制造原理提供了一种两侧被处理、具有在晶片级的前道制程（FEOL）工艺中实现的芯片厚度的芯片。随后，在将该晶片传送到后道制程（BEOL）工艺后，利用一系列处理，拾取每个单个芯片，并且将其焊接到引线框架上。该一系列处理速度慢并且因此昂贵。为了在越来越薄的晶片的前道制程处理中实现加工性，完成许多工作。然而，在批量生产中，传统制造方法尚不能控制这种理想二极管的厚度（例如，约为20 μm）。关于超薄硅晶片的传统方法的主要困难是：在切割晶片/芯片（例如，锯开）时，硅剥落；以及因为施加力（例如，压力），诸如因为取放处理（管芯装接时），导致在硅单晶中的开裂。

发明内容

提供了一种布局。该布局可以包括：管芯，该管芯包括位于管芯的第一侧上的至少一个电子部件及第一端子和位于管芯的与第一侧对置的第二侧上的第二端子，其中第一侧是管芯的主处理侧，并且管芯还包括位于第二侧上的至少一个第三端子；第一导电结构，提供通过管芯从位于管芯的第二侧上的第三端子到第一侧的电流流动；第二导电结构，位于管芯的第一侧上，在横向上使第一端子与第一导电结构耦合；以及密封材料，至少布置于管芯的第一侧上，覆盖第一端子和第二导电结构。

附图说明

附图中，贯穿不同的视图，相同的参考编号通常指相同的部件。这些附图不一定按比例，相反，通常着重于说明本发明原理。在下面的描述中，参考下面的附图描述本发明的各种实施例，附图中：

图1示出根据各种实施例的布局；

图2示出根据各种实施例的布局；

图3示出根据各种实施例的布局；

图4示出根据各种实施例用于制造布局的方法；

图5示出根据各种实施例的电路布局；

图6示出根据各种实施例的电路布局；

图7示出根据各种实施例的电路布局；

图8示出根据各种实施例的电路布局；以及

图9示出根据各种实施例的电路布局。

具体实施方式

下面的详细描述参考附图，作为示例，附图示出在其中可以实施本发明的具体细节和实施例。

在此利用单词“典型”指“作为例子、实例或者示例”。不必将在此描述为“典型”的任何实施例或者设计看作优先于或者优于其他实施例或者设计。